[发明专利]拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器在审
| 申请号： | 201910187266.4 | 申请日： | 2019-03-13 |
| 公开（公告）号： | CN109989111A | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | 罗文博;吴传贵;帅垚 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | C30B31/22 | 分类号： | C30B31/22;C30B29/00;C30B29/40;C30B29/30 |
| 代理公司： | 电子科技大学专利中心 51203 | 代理人： | 闫树平 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及单晶薄膜制备技术领域，尤其是涉及一种拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器；包括制备步骤：选择至少两个小尺寸单晶晶圆，在各小尺寸单晶晶圆的下表面注入高能量离子；在衬底的上表面划分出与各小尺寸单晶晶圆匹配的键合区域，在键合区域内制备与小尺寸单晶晶圆匹配的键合层，将各小尺寸单晶薄膜层叠放于一一对应的键合区域内，进行上压电层剥离处理，制得拼接式单晶薄膜。本发明通过将小尺寸的单晶薄膜拼接在一个大的衬底上的设计以解决现有技术存在的小尺寸的单晶晶圆无法制备大于其自身尺寸的单晶薄膜，以及现有的单晶薄膜无法满足多功能器件的应用的技术问题。 | ||
| 搜索关键词： | 单晶薄膜 制备 尺寸单晶 键合区域 拼接式 薄膜 谐振器 衬底 匹配 制备技术领域 多功能器件 高能量离子 剥离处理 键合层 上表面 下表面 压电层 拼接 应用 | ||
【主权项】：
1.一种拼接式小尺寸单晶薄膜的制备方法，其特征在于：包括如下制备步骤：选择至少两个小尺寸单晶晶圆，在各小尺寸单晶晶圆的下表面注入高能量离子，使得各小尺寸单晶晶圆内部形成损伤层，损伤层将小尺寸单晶晶圆分隔成上压电层和单晶薄膜层，得到具有损伤层的小尺寸单晶晶圆；在衬底的上表面划分出与各具有损伤层的小尺寸单晶晶圆匹配的键合区域，在键合区域内制备与各具有损伤层的小尺寸单晶晶圆匹配的键合层；将各具有损伤层的小尺寸单晶晶圆的下表面叠放于一一对应的键合区域内，进行键合处理和晶圆劈裂处理，移除上压电层，制得拼接小尺寸单晶薄膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910187266.4/，转载请声明来源钻瓜专利网。
