[实用新型]一种四相时钟分配电路有效
| 申请号： | 201821075250.1 | 申请日： | 2018-07-06 |
| 公开（公告）号： | CN208063174U | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 孙彩堂;代友;张春秀 | 申请（专利权）人： | 吉林大学 |
| 主分类号： | H03L7/091 | 分类号： | H03L7/091;H03L7/18;H03K5/135 |
| 代理公司： | 北京开阳星知识产权代理事务所(普通合伙) 11710 | 代理人： | 姚金金 |
| 地址： | 130012 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及时钟分相技术领域，特别涉及一种四相时钟分配电路。本实用新型的四相时钟分配电路，包括分频器和至少四个锁定环电路，分频器的输入端连接待分频信号，分频器具有至少四个输出端，分频器的输出端分别与锁定环电路的输入端一一对应连接，锁定环电路的输出端分别与对应的ADC的输入端连接；分频器接收待分频信号并输出四路参考信号，各路参考信号经对应得锁定环电路处理后生成对应得精准时钟后，输送至对应的所述ADC；其中，相邻的两个精准时钟的相位差为90°。本实用新型的四相时钟分配电路，将分频器设置于锁定环电路之前，并将待分频信号直接输送给分频器，能够缩短建立四路时钟所花费的时间。 | ||
| 搜索关键词： | 分频器 分配电路 四相时钟 锁定 本实用新型 电路 输出端 待分频信号 分频器设置 输入端连接 电路处理 分频信号 输入端连 直接输送 输入端 相位差 成对 输出 | ||
【主权项】：
1.一种四相时钟分配电路，其特征在于，包括分频器和至少四个锁定环电路，所述分频器的输入端连接待分频信号，所述分频器具有至少四个输出端，所述分频器的输出端分别与所述锁定环电路的输入端一一对应连接，所述锁定环电路的输出端分别与对应的ADC的输入端连接；所述分频器接收所述待分频信号并输出四路参考信号，各路所述参考信号经对应得所述锁定环电路处理后生成对应得精准时钟后，输送至对应的所述ADC；其中，相邻的两个所述精准时钟的相位差为90°。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林大学，未经吉林大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821075250.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于数字锁相环的时钟去抖动电路
- 下一篇：一种跳频源
