[发明专利]存储器件的缓冲器控制电路有效
| 申请号： | 201811621093.4 | 申请日： | 2018-12-28 |
| 公开（公告）号： | CN110827889B | 公开（公告）日： | 2023-08-22 |
| 发明（设计）人： | 金敬默;玄相娥 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C11/4093 | 分类号： | G11C11/4093 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;郭放 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储器件的缓冲器控制电路。所述存储器件包括：目标时钟发生电路，适用于通过将内部时钟的频率以设定比率分频来产生目标时钟；延迟电路，适用于同步于所述目标时钟而产生具有逐渐增加的第一脉冲宽度至第N脉冲宽度的第一延迟时钟至第N延迟时钟；标志检测电路，适用于基于所述目标时钟对所述第一延迟时钟至第N延迟时钟滤波以产生第一标志信号至第N标志信号，并且将所述第一标志信号至第N标志信号解码以产生第一电流控制信号至第(N‑1)电流控制信号；以及缓冲器电路，适用于基于所述第一电流控制信号至第(N‑1)电流控制信号来调节电流量，并且使用调节的电流量来缓冲从外部输入的信号。 | ||
| 搜索关键词： | 存储 器件 缓冲器 控制电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811621093.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装结构及其形成方法
- 下一篇：经密封的门锁配件
- 同类专利
- 具有自校正的数字缓冲器装置-202210361378.9
- 粘书瀚 - 晶豪科技股份有限公司
- 2022-04-07 - 2023-10-24 - G11C11/4093
- 具有自校正的数字缓冲器装置，其包括第一缓冲器电路、侦测电路和校正电路。第一缓冲器电路具有用于接收输入信号的缓冲器输入端及作为数字缓冲器装置的输出的缓冲器输出端。侦测电路包括至少一个第二缓冲器电路，用以接收至少一个参考信号并产生表示至少一个第二缓冲器电路的电路特性变异的至少一个侦测信号。至少一个第二缓冲器电路与第一缓冲器电路属于相同类型的缓冲器。校正电路具有用于接收输入信号的校正输入端和耦接于缓冲器输出端的校正输出端。校正电路用以根据输入信号与至少一个侦测信号来校正第一缓冲器电路以产生输出信号。
- 参考电压控制的等化输入数据缓冲电路-202320154318.X
- 朴珉皓 - 福建省晋华集成电路有限公司
- 2023-01-20 - 2023-09-12 - G11C11/4093
- 本实用新型公开了一种参考电压控制的等化输入数据缓冲电路。参考电压控制的等化输入数据缓冲电路包括第一放大器、第二放大器、回授信号产生器、参考电压转换器、参考电压多任务电路及增益控制单元。第一放大器用于接收数据信号及参考电压。第二放大器耦接于第一放大器。回授信号产生器耦接于第二放大器。参考电压转换器用以接收参考电压。参考电压多任务电路，耦接于第二放大器及参考电压转换器。增益控制单元，耦接于回授信号产生器，第一放大器及参考电压多任务电路。
- 存储器件的缓冲器控制电路-201811621093.4
- 金敬默;玄相娥 - 爱思开海力士有限公司
- 2018-12-28 - 2023-08-22 - G11C11/4093
- 本发明提供一种存储器件的缓冲器控制电路。所述存储器件包括：目标时钟发生电路，适用于通过将内部时钟的频率以设定比率分频来产生目标时钟；延迟电路，适用于同步于所述目标时钟而产生具有逐渐增加的第一脉冲宽度至第N脉冲宽度的第一延迟时钟至第N延迟时钟；标志检测电路，适用于基于所述目标时钟对所述第一延迟时钟至第N延迟时钟滤波以产生第一标志信号至第N标志信号，并且将所述第一标志信号至第N标志信号解码以产生第一电流控制信号至第(N‑1)电流控制信号；以及缓冲器电路，适用于基于所述第一电流控制信号至第(N‑1)电流控制信号来调节电流量，并且使用调节的电流量来缓冲从外部输入的信号。
- 计算高速链路(CXL)上的高速非易失性存储器(NVMe)-202310046008.0
- R·西盖尔;E·米拉胡尔;V·塔纳;R·辛徒 - 美光科技公司
- 2023-01-30 - 2023-07-25 - G11C11/4093
- 一种用于与主机系统一起使用的存储卡组合以下两者：(i)例如固态硬盘SSD等高速非易失性存储器NVMe数据存储装置，及(ii)符合计算机高速链路CXL协议的动态随机存取存储器DRAM。所述SSD和CXL DRAM共享共同的控制器。根据所述CXL.io协议处理来自所述主机系统的CXL存储器请求。将NVMe数据请求封装到CXL请求包中。共同前端识别所述CXL包内的所述NVMe数据请求，解析所述NVMe数据请求，且将所述请求路由到所述NVMe存储器。主机操作系统软件驱动器拦截所述NVMe存储器请求且将其封装到所述CXL请求包中。
- 组合了高密度低带宽和低密度高带宽存储器的存储器系统-202010007966.3
- S·比斯韦斯;F·内马蒂 - 苹果公司
- 2017-03-06 - 2023-07-18 - G11C11/4093
- 本申请涉及组合了高密度低带宽和低密度高带宽存储器的存储器系统。在一个实施例中，存储器系统可包括在至少一个特性上不同的至少两种类型的DRAM。例如，一个DRAM类型可以是高密度DRAM，而另一个DRAM类型比第一DRAM类型可具有更低的密度但也可具有更低的延迟和更高的带宽。第一类型的DRAM可位于一个或多个第一集成电路上，并且第二类型的DRAM可位于一个或多个第二集成电路上。在一个实施例中，第一集成电路和第二集成电路可在叠堆中耦接在一起。第二集成电路可包括用于耦接到其他电路(例如，具有存储器控制器的集成电路，诸如片上系统(SOC))的物理层电路，并且物理层电路可被第一集成电路中的DRAM共享。
- 自控输入数据缓冲电路-202320053367.4
- 朴珉皓 - 福建省晋华集成电路有限公司
- 2023-01-09 - 2023-06-30 - G11C11/4093
- 本实用新型公开了一种自控输入数据缓冲电路，包括第一放大器、第二放大器、回授信号产生器以及增益控制单元。第一放大器包括用以接收数据信号的第一输入端，用以接收参考信号的第二输入端，第一输出端及第二输出端。第二放大器耦接于第一放大器的第一输出端及第一放大器的第二输出端。回授信号产生器耦接于第二放大器。增益控制单元耦接于回授信号产生器，第一放大器的第一输出端、第一放大器的第二输出端以及第一放大器的第二输入端。
- 三维存储单元、存储方法、三维存储芯片组件和电子设备-202111540112.2
- 左丰国;周骏;侯彬 - 西安紫光国芯半导体有限公司
- 2021-12-16 - 2023-06-20 - G11C11/4093
- 本申请的实施例公开了一种三维存储单元、存储方法、三维存储芯片组件和电子设备。三维存储单元包括易失性存储芯片和接口芯片。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接，以形成三维存储单元。其中，接口芯片包括通信协议电路，通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片；和，数据通过通信协议电路以缓存一致性的方式从易失性存储芯片中被读取。通过在接口芯片上设置通信协议电路，从而无需经过其他元件，即可以缓存一致性的方式实现数据的存储和读取，提高了数据的传输效率，增大了三维存储单元处理数据的带宽，提高了三维存储单元的使用性能。
- 参考电压控制的等化输入数据缓冲电路-202310081785.9
- 朴珉皓 - 福建省晋华集成电路有限公司
- 2023-01-20 - 2023-05-05 - G11C11/4093
- 本发明公开了一种参考电压控制的等化输入数据缓冲电路。参考电压控制的等化输入数据缓冲电路包括第一放大器、第二放大器、回授信号产生器、参考电压转换器、参考电压多任务电路及增益控制单元。第一放大器用于接收数据信号及参考电压。第二放大器耦接于第一放大器。回授信号产生器耦接于第二放大器。参考电压转换器用以接收参考电压。参考电压多任务电路，耦接于第二放大器及参考电压转换器。增益控制单元，耦接于回授信号产生器，第一放大器及参考电压多任务电路。
- 存储器件及其信号发送电路-201811622661.2
- 洪尹起 - 爱思开海力士有限公司
- 2018-12-28 - 2023-05-02 - G11C11/4093
- 本申请公开了一种存储器件及其信号发送电路。信号发送电路包括：信号驱动单元，其适用于在操作模式期间响应于输入信号而驱动输出信号；以及电平移位单元，其适用于在待机模式期间以预定周期来将输出信号的逻辑电平移位。
- 自控输入数据缓冲电路-202310027034.9
- 朴珉皓 - 福建省晋华集成电路有限公司
- 2023-01-09 - 2023-04-14 - G11C11/4093
- 本发明公开了一种自控输入数据缓冲电路，包括第一放大器、第二放大器、回授信号产生器以及增益控制单元。第一放大器包括用以接收数据信号的第一输入端，用以接收参考信号的第二输入端，第一输出端及第二输出端。第二放大器耦接于第一放大器的第一输出端及第一放大器的第二输出端。回授信号产生器耦接于第二放大器。增益控制单元耦接于回授信号产生器，第一放大器的第一输出端、第一放大器的第二输出端以及第一放大器的第二输入端。
- 半导体结构以及存储器-202211244265.7
- 常小卫 - 长鑫存储技术有限公司
- 2022-10-11 - 2023-01-17 - G11C11/4093
- 本公开实施例提供一种半导体结构以及存储器，该半导体结构包括：存储单元阵列，包括沿第一方向排布的第一存储单元子阵列和第二存储单元子阵列；第一数据线组，包括多条第一数据线，连接第一存储单元子阵列；第二数据线组，包括多条第二数据线，连接第二存储单元子阵列；多个读写控制电路，包括多个奇数读写控制电路和多个偶数读写控制电路，奇数读写控制电路和偶数读写控制电路依次交替排布；其中，奇数读写控制电路分别与第一数据线中的第一奇数数据线和第二数据线中的第二奇数数据线一一对应连接，偶数读写控制电路分别与第一数据线中的第一偶数数据线和第二数据线中的第二偶数数据线一一对应连接。
- 用于命令/地址跟踪的设备和方法-202180024969.0
- 吴荻;D·M·贝尔;A·D·韦切斯;J·S·雷赫迈耶;王力博 - 美光科技公司
- 2021-03-23 - 2022-12-23 - G11C11/4093
- 本公开的实施例涉及用于存储器中的命令/地址跟踪的设备和方法。跟踪电路系统可用于确定命令和/或命令序列是否包含非法命令和/或非法命令序列。如果所述命令和/或命令序列包含非法命令和/或非法命令序列，那么所述跟踪电路系统可激活阻止执行所述命令的信号和/或对所述检测到的非法命令和/或命令序列的通告。
- 输入信号处理方法及存储器电路结构-202211076946.7
- 亚历山大;上官朦朦 - 浙江力积存储科技有限公司
- 2022-09-05 - 2022-12-23 - G11C11/4093
- 本发明提供的输入信号处理方法，包括：将输入信号分离为上升沿信号和下降沿信号；将所述上升沿信号和所述下降沿信号分别经过相同的逻辑链路，相应得到第一信号和第二信号；将所述第一信号和所述第二信号进行异或合并，得到命令信号并输出。将输入信号的上升沿和下降沿分离为两路信号经过相同的逻辑链路再合并，合并后传出的信号与原本的输入信号宽度保持一致，能够避免输入信号信号宽度减小以至于消失的情况，数据传输准确率高、易于实施，能有效提高了存储器工作的可靠性。本发明提供的存储器电路结构具有相应优势。
- 使用存储器上型式匹配进行机器学习的设备、系统及方法-202180025212.3
- 吴荻;A·D·韦切斯;J·S·雷赫迈耶;D·M·贝尔;王力博 - 美光科技公司
- 2021-03-19 - 2022-12-02 - G11C11/4093
- 本公开的实施例涉及用于执行与机器学习相关联的操作的设备、系统、方法。机器学习操作可包含处理数据集、训练机器学习算法及将经训练算法应用于数据集。可在存储器装置内执行一些所述机器学习操作，例如型式匹配操作。
- 经由信号线连接到外部装置的设备和电子设备-202210095098.8
- 权旲炫;权慧贞;金惠兰;吴致成 - 三星电子株式会社
- 2022-01-26 - 2022-10-04 - G11C11/4093
- 提供了一种经由信号线连接到外部装置的设备和电子设备。所述设备经由信号线连接到外部装置，并包括：片内终结(ODT)电路，被设置在第一ODT状态下；多个信号引脚，所述多个信号引脚中的每个信号引脚连接到信号线；和ODT控制电路，被配置为：识别外部装置的第二ODT状态是否与第一ODT状态对应，并且基于所述设备是第一ODT状态和第二ODT状态不同的非对称ODT，向外部装置提供非对称ODT参数码，并在信号未通过信号线被传输时禁用ODT电路。
- 数据处理电路及设备-202110295118.1
- 常利平 - 长鑫存储技术有限公司
- 2021-03-19 - 2022-09-27 - G11C11/4093
- 本申请实施例提供一种数据处理电路及设备，该电路包括：第一存储组301、第二存储组302、包括一个写入输入缓存电路3031的写入电路303、包括一个写入输入缓存电路3041的写入电路304，两个写入电路303、304分别通过写入输入缓存电路3031、3041从同一写入总线306接收存储数据，通过第一读写总线307向第一存储组301写入存储数据，通过第二读写总线308向第二存储组302写入存储数据；两个写入输入缓存电路3031、3041采用的控制信号的频率均为写入总线306写入存储数据的时钟频率的一半，且下降沿交替出现。本申请实施例的每个写入电路中包括一个写入输入缓存电路，可以减小电路尺寸。
- 数据处理电路及设备-202110296073.X
- 黄泽群 - 长鑫存储技术有限公司
- 2021-03-19 - 2022-09-27 - G11C11/4093
- 本申请实施例提供一种数据处理电路及设备，该电路包括：第一存储组201和第二存储组202，写入电路203，通过其包括的一个写入输入缓存电路2031从写入总线206接收存储数据，通过第一读写总线207向第一存储组201写入存储数据，通过第二读写总线208向第二存储组202写入存储数据；读取电路204，通过第一读写总线207从第一存储组201读取存储数据，通过第二读写总线208从第二存储组202读取存储数据，通过其包括的一个读取输出缓存电路2041向读取总线205发送存储数据。本申请实施例的每个写入电路中包括一个写入输入缓存电路，每个读取电路中包括一个读取输出缓存电路，可以减小电路尺寸。
- 具有阻抗校准电路的存储器系统-201810560641.0
- 金熙埈;黄敏淳 - 爱思开海力士有限公司
- 2018-05-25 - 2022-09-16 - G11C11/4093
- 本发明涉及一种存储器系统，其包括：缓冲存储器装置，其包括参考电压焊盘；存储器控制器，其包括控制器ZQ焊盘；以及控制器校准电阻器，其中参考电压焊盘、控制器ZQ焊盘和控制器校准电阻器彼此联接。
- 数据迁移动态随机存取存储器-202210671318.7
- R·M·沃克;P·罗森菲尔德;P·A·拉弗拉塔 - 美光科技公司
- 2019-11-19 - 2022-08-30 - G11C11/4093
- 本申请涉及数据迁移动态随机存取存储器。一种设备可以包含至少两个接口，即支持数据迁移操作的第一接口和支持与主机装置相关联的存取操作的第二接口。在一些情况下，所述存取操作可以是根据行业标准或规范(例如DRAM接口规范)的信号或协议。所述第二接口可以促进支持行业标准应用，而支持数据迁移操作的所述第一接口可以提供用于在所述设备内迁移数据的改进的带宽。所述设备可以包含与所述接口耦合的缓冲器以及包含存储器单元的两个或更多个存储体的存储体集群。当主机装置对所述存储体集群中的存储体进行寻址时，所述设备可以使用所述缓冲器和所述存储体集群中的不同存储体执行一或多个数据迁移操作。
- 半导体存储装置-202111630156.4
- 森郁 - 华邦电子股份有限公司
- 2021-12-28 - 2022-07-01 - G11C11/4093
- 本发明提供了一种半导体存储装置，该半导体存储装置包括传输电路与控制电路。传输电路被配置为当使芯片选择信号有效时，根据外部时钟信号取得写入数据，并且传输到存储器单元阵列。控制电路被配置为根据外部时钟信号，在写入数据的第一写入数据输入期间，在芯片选择信号从有效变为无效时，维持传输电路的运作，以使第一写入数据传送到存储器单元阵列。本发明的半导体存储装置半导体存储装置，即使在数据写入期间执行半导体存储装置的非活化时，也可适当地将数据写入到半导体存储装置。
- 用于共栅极输入缓冲器的系统和方法-202111091316.2
- 姜德信 - 美光科技公司
- 2021-09-17 - 2022-07-01 - G11C11/4093
- 本申请涉及用于共栅极输入缓冲器的系统和方法。一种存储器装置包含共栅极输入缓冲器电路。输入缓冲器电路包含输入节点和电压参考节点，输入节点经配置以接收表示待存储于存储器装置中的数据的信号。输入缓冲器电路更包含放大电路，放大电路电耦合到输入节点且电耦合到电压参考节点，并且经配置以放大信号以提供经放大信号。输入缓冲器电路另外包含：均衡电路，其电耦合到放大电路并且经配置以处理经放大信号以提供经滤波信号；和输出电路，其电耦合到均衡电路并且经配置以基于经滤波信号提供至少一个输出信号，其中输出信号包括差分输出信号，且其中共栅极输入缓冲器电路不包含共模反馈CMFB环路。
- 一种数据接收器、芯片以及数据处理方法-202210172838.3
- 师振波;潘鹏飞;张晓晨;贾雪绒 - 西安紫光国芯半导体有限公司
- 2022-02-24 - 2022-06-03 - G11C11/4093
- 本申请公开了一种数据接收器、芯片以及数据处理方法，该数据接收器包括：第一接收电路接收输入信号与参考信号，对输入信号与参考信号的差值信号进行放大及转换处理，以输出第一输出信号；第二接收电路接收输入信号与参考信号，对输入信号与参考信号的差值信号进行放大及转换处理，以输出第二输出信号；源极跟随器电路连接第一接收电路，用于调整第一输出信号以使第一输出信号匹配第二输出信号；或者连接第二接收电路，用于调整第二输出信号以使第二输出信号匹配第一输出信号。本申请通过设置与第一接收电路或第二接收电路连接的源极跟随器电路，以使第一接收电路和第二接收电路复用同一功能性电路，简化电路结构，减小数据接收器面积，降低成本。
- 读参考电路、读操作电路及存储单元-202011362372.0
- 汪腾野;罗睿明;王韬 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
- 2020-11-27 - 2022-05-31 - G11C11/4093
- 本申请提供一种读参考电路、读操作电路及存储单元，所述读参考电路包括：一个或多个并联的参考模块；所述参考模块包括两个串联且写入数据不同的第一参考单元和第二参考单元；所述第一参考单元、所述第二参考单元分别在写操作和读操作时的电流方向相同。本申请技术方案的读参考电路、读操作电路及存储单元能够避免MRAM在读操作时受到干扰。
- 三维存储单元、三维存储芯片组件和电子设备-202123177224.4
- 左丰国;周骏;侯彬 - 西安紫光国芯半导体有限公司
- 2021-12-16 - 2022-05-06 - G11C11/4093
- 本申请的实施例公开了一种三维存储单元、三维存储芯片组件和电子设备。三维存储单元包括易失性存储芯片和接口芯片。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接，以形成三维存储单元。其中，接口芯片包括通信协议电路，通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片；和，数据通过通信协议电路以缓存一致性的方式从易失性存储芯片中被读取。通过在接口芯片上设置通信协议电路，从而无需经过其他元件，即可以缓存一致性的方式实现数据的存储和读取，提高了数据的传输效率，增大了三维存储单元处理数据的带宽，提高了三维存储单元的使用性能。
- 半导体装置-202110404668.2
- 成象铉;吴星来;崔齐玹 - 爱思开海力士有限公司
- 2021-04-15 - 2022-05-03 - G11C11/4093
- 一种半导体装置包括：第一晶圆，其包括行解码器区域，在行解码器区域中在行方向和列方向上布置有多个传输晶体管；多个第一接合焊盘，其分别与多个传输晶体管联接并且被设置在行解码器区域中的第一晶圆的一个表面上的多个行中；以及多个第二接合焊盘，其设置在行解码器区域中的第一晶圆的一个表面上，其中，多个第二接合焊盘被设置在与多个第一接合焊盘不同的行中并且相对于多个第一接合焊盘在行方向上偏移。
- 传输电路、接口电路以及存储器-202010873287.4
- 林峰 - 长鑫存储技术（上海）有限公司
- 2020-08-26 - 2022-03-01 - G11C11/4093
- 本发明实施例提供一种传输电路、接口电路以及存储器，传输电路包括：上层时钟焊盘，用于传输时钟信号；M个上层数据焊盘，用于传输数据信号；下层时钟焊盘，与上层时钟焊盘电连接，且下层时钟焊盘的面积小于上层时钟焊盘的面积；M个下层数据焊盘，与M个上层数据焊盘一一对应的电连接，且下层数据焊盘的面积小于上层数据焊盘的面积；上层时钟焊盘与上层数据焊盘位于第一层，下层时钟焊盘与下层数据焊盘位于第二层，在第一层和第二层之间包括介质层，第一层、介质层、第二层均位于同一衬底上。本发明实施例有利于缩短各输入缓冲电路对应的时钟路径长度，减少时序违例，改善各输入缓冲电路对应的时钟路径与输入数据路径的匹配度。
- 接口电路、数据传输电路以及存储器-202010874189.2
- 林峰 - 长鑫存储技术（上海）有限公司
- 2020-08-26 - 2022-03-01 - G11C11/4093
- 本发明实施例提供一种接口电路、数据传输电路以及存储器，接口电路包括时钟焊盘、数据焊盘和输入缓冲电路，时钟焊盘与数据焊盘布置于第一排，且M个数据焊盘布置于时钟焊盘的两侧，每一侧布置M个数据焊盘的一半，M个输入缓冲电路布置于第二排，以数据焊盘为基准，形成垂直于第一排的轴线，M个输入缓冲电路布置于轴线的两侧，每一侧布置M个输入缓冲电路的一半，每一个输入缓冲电路与轴线的距离小于输入缓冲电路对应的数据焊盘与轴线的距离。本发明实施例有利于缩短各输入缓冲电路对应的时钟路径长度，减少时序违例，改善各输入缓冲电路对应的时钟路径与输入数据路径的匹配度。
- 存储器装置和操作该存储器装置的方法-202110412783.4
- 辛在贤;梁仁坤;林星默 - 爱思开海力士有限公司
- 2021-04-16 - 2022-02-22 - G11C11/4093
- 本公开提供一种存储器装置和操作该存储器装置的方法。一种存储器装置包括多个存储器单元串、外围电路和控制逻辑。多个存储器单元串连接在位线和公共源极线之间。外围电路被配置为对多个存储器单元串执行沟道预充电操作和编程操作。控制逻辑被配置为控制外围电路在编程操作中向连接到多个存储器单元串的多条字线中的选定字线施加通过电压，并且在向选定字线施加通过电压的时段的一部分期间向连接到多个存储器单元串的源极选择线施加导通电压。
- 一种实现多tap访问DDR的方法及系统-202010360499.2
- 董文忠 - 武汉精立电子技术有限公司;武汉精测电子集团股份有限公司
- 2020-04-30 - 2021-11-23 - G11C11/4093
- 本发明公开了一种实现多tap访问DDR的方法及系统，其通过设置预设数量的数据缓存模块，获取图像数据的大小以及相机的tap类型，根据所述tap类型确定扫描方向；根据tap类型选择所需数量的数据缓存模块，利用数据缓存模块缓存同一扫描方向的图像数据以实现第一次数据重组，根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR以实现第二次数据重组，从而实现图像输入数据的重排列和拼接后再依据像素点的位置坐标将数据重新写入DDR中，从而实现输入输出tap方式不同的图像数据传输。
- 具有非目标ODT功能的输出缓冲电路-202080026764.1
- 新井鉄也;谷口淳紀 - 美光科技公司
- 2020-03-12 - 2021-11-12 - G11C11/4093
- 本文公开一种设备，其包含：数据端子；第一输出晶体管，其连接于所述数据端子与供应第一电源电势的第一电源线之间；第一三态电路，其包含连接到所述第一输出晶体管的控制电极的输出节点、被配置成将所述输出节点驱动到第一逻辑电平的第一上拉晶体管，以及被配置成将所述输出节点驱动到第二逻辑电平的第一下拉晶体管；和第二三态电路，其包含连接到所述第一输出晶体管的所述控制电极的输出节点、被配置成将所述输出节点驱动到所述第一逻辑电平的第二上拉晶体管，以及被配置成将所述输出节点驱动到所述第二逻辑电平的第二下拉晶体管。所述第二上拉晶体管和下拉晶体管具有不同于所述第一上拉晶体管和下拉晶体管的阈值电压。
- 专利分类
