[发明专利]一种用于芯片制造的刻蚀与沉积-剥离融合方法有效
| 申请号： | 201811611250.3 | 申请日： | 2018-12-27 |
| 公开（公告）号： | CN109755127B | 公开（公告）日： | 2020-11-10 |
| 发明（设计）人： | 李贺康;金贻荣;郑东宁 | 申请（专利权）人： | 中国科学院物理研究所 |
| 主分类号： | H01L21/3213 | 分类号： | H01L21/3213 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 11280 | 代理人： | 郭广迅 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于芯片制造的刻蚀与沉积‑剥离融合方法，所述方法包括以下步骤：(1)在衬底上沉积导电层；(2)在导电层上涂覆抗蚀剂胶膜，通过曝光和显影在所述抗蚀剂胶膜上形成沉积‑剥离图形和刻蚀图形；(3)通过刻蚀将抗蚀剂胶膜上的沉积‑剥离图形和刻蚀图形转移到所述导电层；(4)采用抗蚀剂或固体掩膜遮盖刻蚀图形，不遮盖沉积‑剥离图形；(5)在抗蚀剂上以及经由沉积‑剥离图形而露出的衬底上沉积用于构成所述沉积‑剥离图形的材料；和(6)剥离抗蚀剂或固体掩膜以及沉积在其上的材料。本发明提供的方法减少操作步骤，提高样品的制备效率，并且有助于减小或消除因多次常规套刻工艺所产生的误差。 | ||
| 搜索关键词： | 一种 用于 芯片 制造 刻蚀 沉积 剥离 融合 方法 | ||
【主权项】：
1.一种用于芯片制造的刻蚀与沉积‑剥离融合方法，所述方法包括以下步骤：(1)在衬底上沉积导电层；(2)在导电层上涂覆抗蚀剂胶膜，通过曝光和显影在所述抗蚀剂胶膜上形成沉积‑剥离图形和刻蚀图形；(3)通过刻蚀将抗蚀剂胶膜上的所述沉积‑剥离图形和刻蚀图形转移到所述导电层；(4)采用抗蚀剂或固体掩膜遮盖所述刻蚀图形，而不遮盖所述沉积‑剥离图形；(5)在所述抗蚀剂或固体掩膜上以及通过所述沉积‑剥离图形而露出的衬底上沉积一层用于构成所述沉积‑剥离图形的材料；和(6)除去所述抗蚀剂或固体掩膜以及沉积在其上的材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院物理研究所，未经中国科学院物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811611250.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件的制造方法
- 下一篇：退火系统和退火方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
