[发明专利]半导体装置和总线发生器有效
| 申请号： | 201811590815.4 | 申请日： | 2018-12-21 |
| 公开（公告）号： | CN110059035B | 公开（公告）日： | 2023-10-17 |
| 发明（设计）人： | 山中翔;平木俊行;本田信彦 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请的各实施例涉及半导体装置和总线发生器。每个主设备向存储器发出包括读请求和写请求的访问请求。高速缓存高速缓存由主设备发出的写请求。中央总线控制系统执行针对由每个主设备发出的读请求和由高速缓存输出的写请求的访问控制。中央总线控制系统执行针对由每个主设备发出的写请求的访问控制。中央总线控制系统根据存储器控制器的缓冲器的空闲情况来执行访问控制。中央总线控制系统根据高速缓存的空闲情况来执行访问控制。 | ||
| 搜索关键词： | 半导体 装置 总线 发生器 | ||
【主权项】：
1.一种半导体装置，包括：主设备，其向存储器发出包括读请求和写请求的访问请求；存储器控制器，其通过总线被耦合到所述主设备，并且根据所述访问请求来访问所述存储器；高速缓存，其被布置在所述存储器控制器和所述主设备之间，并且当所述访问请求是写请求时，高速缓存所述写请求；第一访问控制单元，其执行第一访问控制，以用于控制针对由所述主设备发出的到所述存储器控制器的所述读请求的输出、以及针对被高速缓存在所述高速缓存中的到所述存储器控制器的所述写请求的输出；以及第二访问控制单元，其执行第二访问控制，以用于控制针对由所述主设备发出的到所述存储器控制器的所述写请求的输出，其中，所述第二访问控制单元根据所述高速缓存的空闲情况来执行所述第二访问控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811590815.4/，转载请声明来源钻瓜专利网。
