[发明专利]一种二值忆阻器的神经网络芯片

摘要

本发明涉及计算机与电子信息技术领域，具体涉及一种二值忆阻器的神经网络芯片。本发明利用忆阻器具有的开关比，即存在高低两种阻态，与二值化神经网络结合起来以在不同材料的忆阻器上完成存储和运算，并将其与中央处理器结合，以提高神经网络的计算效率和速度。除执行神经网络算法外，本发明还可利用二值化神经网络架构进行类似于FPGA的现场编程；即输入经过特殊编码处理的数据流，对照其应输出结果按照二值化神经网络的方法进行现场学习，当正确率达到100％时即停止学习，该网络即可执行对应功能。

主权项

1.一种二值忆阻器的神经网络芯片，用于承载二值化神经网络的忆阻器系统和中央处理器CPU的协作，以完成神经网络的运算，包含中央处理器CPU和忆阻器系统，其特征在于：中央处理器负责进行高精度线性运算，忆阻器系统基于交叉阵列结构的忆阻器芯片以实现矩阵运算，两者之间进行电连接以达成信息交换；所述忆阻器系统包含忆阻器核心、外围控制电路和自检纠错电路；忆阻器核心包含有至少一片忆阻器芯片，单个忆阻器芯片内包含呈交叉阵列结构的n个忆阻器单元，n≥2；外部控制电路包括外部命令请求、读写控制电路、读写激励电路、功能片选信号、读出电路和数据输出模块，负责按照外部命令请求来激励和读取忆阻器芯片内各忆阻器单元的阻值状态，进而完成存储和运算的功能，并将数据结果处理后返回给中央处理器；自检纠错电路负责进行忆阻器状态检查与调整，检测是否有忆阻器单元失效或数据存储错误等故障，告知使用者和排除故障；其工作流程如下：外部命令输入到外部命令请求后，会同时传输到读写控制电路和功能片选信号；读写控制电路根据外部命令选择读或写，并将读写命令传输给自检纠错电路和读写激励电路：自检纠错电路记录读写控制电路的命令；读写激励电路产生写入电压信号或读取电压信号传输给忆阻器核心；功能片选信号根据外部命令请求产生选择忆阻器芯片的命令并传输给忆阻器核心；忆阻器核心根据命令完成计算后，将计算结果输出到读出电路进行处理；读出电路将计算结果返回给自检纠错电路对照读写控制电路的命令：若对照后无错误会将信息通知读出电路，由读出电路将计算结果交给数据输出模块输出给中央处理器；若有错误将告知使用者错误信息，并排除错误；所述忆阻器芯片内忆阻器单元的阻值和二值化神经网络权值一一对应，即高阻态对应‑1，低阻态对应+1；当忆阻器单元进入写入状态，需要从高阻态调到低阻态时，加上正向的波形；反之需要从低阻态调到高阻态时，加上反向波形；所述忆阻器芯片的写入电压高于读取电压，写入采用一时多工调控方式，即同列同时写入，根据同一列不同单元的调控命令，在上电极端同时施加对应电压，下电极输出对应信号；该列写入完成后进行下一列的写入，直到完成命令执行，读取采用一时一工调控方式，逐个单元施加读取电压遍历直到完成命令执行；所述忆阻器芯片执行矩阵运算时，输入电压使用读取电压的值，采用单次运算调控方式，即根据输入的二值数据在上电极同时输入对应该二值数据的电压，各下电极同时输出电流，然后将电流信号转化为数字信号并输出。