[发明专利]一种可配置的并行BCH纠错编码方法

摘要

本发明涉及一种可配置的并行BCH纠错编码方法，其中，包括：预处理包括：确定编码配置：信息位数k，校验位数r，码字长度n，纠错位数t以及本原多项式f(x)；计算参数：生成多项式g(x)；生成多项式矩阵T_g，校验计算矩阵T_g^(p‑1)；生成计算处理电路。进行编码计算，包括：信息位数据并行输入；计算校验位数据；判断是否输入完毕，如果是，则输出信息位数据M(x)，否则输出校验位数据S(x)。本编码方法实现了数据的并行化输入与输出，等比例的减少了处理流程的时间消耗，显著提高了编码处理效率。

主权项

1.一种可配置的并行BCH纠错编码方法，其特征在于，包括：以p作为并行计算数据位宽，设定信息位k能够被p整除，即kmodp＝0；二是p小于校验位长度r；将原始信息多项式M(x)用以下方式分为p组，得到：M(x)＝M₀(x)+M₁(x)+...+M_p‑1(x)，其中进一步计算：其中G(x)＝g_rx^r+g_r‑1x^r‑1+…+g₂x²+g₁x+g₀ g_i∈{0,1}编码校验位S(x)表示为：整体计算通道分为p路输入，分别对应于M′_i(x),i＝0～p，对于每一路输入M′_i(x)，与对应系数g_n和上一次的寄存器存储的结D进行模加运算，并将结果暂存在对应的寄存器中。