[发明专利]一种可配置的并行BCH纠错编码方法

权利要求书

1.一种可配置的并行BCH纠错编码方法，其特征在于，包括：以p作为并行计算数据位宽，设定信息位k能够被p整除，即kmodp＝0；二是p小于校验位长度r；

将原始信息多项式M(x)用以下方式分为p组，得到：

M(x)＝M₀(x)+M₁(x)+...+M_p-1(x)，

其中

进一步计算：

其中

G(x)＝g_rx^r+g_r-1x^r-1+…+g₂x²+g₁x+g₀ g_i∈{0,1}

编码校验位S(x)表示为：

整体计算通道分为p路输入，分别对应于M′_i(x),i＝0～p，对于每一路输入M′_i(x)，与对应系数g_n和上一次的寄存器存储的结D进行模加运算，并将结果暂存在对应的寄存器中。

2.如权利要求1所述的可配置的并行BCH纠错编码方法，其特征在于，由于在每个有效的输入数据之间存在(p-1)个数据0的输入，把(p-1)个数据0整体处理，以减少计算次数。

3.如权利要求1所述的可配置的并行BCH纠错编码方法，其特征在于，还包括：预处理包括：

确定编码配置：信息位数k，校验位数r，码字长度n，纠错位数t以及本原多项式f(x)；

计算参数：生成多项式g(x)；生成多项式矩阵T_g，校验计算矩阵T_g^(p-1)；生成计算处理电路。

4.如权利要求1所述的可配置的并行BCH纠错编码方法，其特征在于，进行编码计算，包括：信息位数据并行输入；计算校验位数据；判断是否输入完毕，如果是，则输出信息位数据M(x)，否则输出校验位数据S(x)。

5.如权利要求1所述的可配置的并行BCH纠错编码方法，其特征在于，以32byte数据作为输入信息，实际信息位为k＝256bit＝32x8bit，对其进行BCH码编码处理，选择GF(2⁹)作为有限域计算空间，设定纠错能力为t＝4bit，得到校验位数为r＝36bit，总码字长度为n＝292bit，实现基于二进制BCH(292，256，4)分组码，选择本原多项式为f(x)＝1+x⁴+x⁹，实现p＝8位并行处理。

6.如权利要求5所述的可配置的并行BCH纠错编码方法，其特征在于，计算相关参数得到生成多项式包括：

G(x)＝g₃₆x³⁶+g₃₅x³⁵+g₃₄x³⁴+g₃₁x³¹+g₃₀x³⁰+g₂₅x²⁵+g₂₃x²³+g₂₁x²¹+g₂₀x²⁰+g₁₉x¹⁹+g₁₆x¹⁶+g₁₅x¹⁵+g₁₁x¹¹+g₈x⁸+g₇x⁷+g₅x⁵+g₀，

其中g_n为有限域GF(2⁹)中的对应元素，从而得到矩阵T_g，进一步计算校验位计算矩阵得到：

7.如权利要求1所述的可配置的并行BCH纠错编码方法，其特征在于，当输入为数据0时，电路中的寄存器的下一状态D(t+1)和当前状态D(t)之间存在如下矩阵运算关系：

当输入为一组有效数据I(t)和连续(p-1)组数据0时，可以得到：

其中