[发明专利]一种可配置的并行BCH纠错编码方法

说明书

本发明涉及一种可配置的并行BCH纠错编码方法，其中，包括：预处理包括：确定编码配置：信息位数k，校验位数r，码字长度n，纠错位数t以及本原多项式f(x)；计算参数：生成多项式g(x)；生成多项式矩阵T_g，校验计算矩阵T_g^(p‑1)；生成计算处理电路。进行编码计算，包括：信息位数据并行输入；计算校验位数据；判断是否输入完毕，如果是，则输出信息位数据M(x)，否则输出校验位数据S(x)。本编码方法实现了数据的并行化输入与输出，等比例的减少了处理流程的时间消耗，显著提高了编码处理效率。

技术领域

本发明属于数据纠错领域，具体是一种参数可配置的并行化BCH 纠错编码方法及硬件实现。

背景技术

BCH码是一种能够有效纠正数据错误的编解码算法，通过编码 计算将校验位附加在原有信息位上进行数据传输，接收者对获取的数 据进行解码并在必要时纠正错误信息，该算法常用于纠正通信系统中 的数据发送与接收的信道传输的误码，或者数据存储器进行数据写入 和读回的过程中的数据纠错。BCH码属于线性分组码，对随机发生 的多个错误比特纠错能力强，特别是在短或中等码长下性能接近于理 论值，并且构造方便、编码相对简单，适合硬件电路实现。

具体操作中，BCH编码算法是对k位信息位M(x)经过生成多项 式G(x)的变换产生r位校验位S(x)，然后将信息位与校验位组合在一 起形成n位码字C(x)的过程，其中n＝k+r。为了便于描述和计算，在 分组码中，每一个码字通常都表示为其关联的多项式形式。想要得到 BCH编码的码字多项式，关键就是求出校验多项式，其基本的计算 过程为：首先将原始信息多项式：

M(x)＝m_k-1x^k-1+m_k-2x^k-2+…+m₂x²+m₁x+m₀ m_i∈{0,1}

乘以x^n-k次幂变为x^n-k×M(x)；而后，x^n-k×M(x)除以生成多项式

G(x)＝g_rx^r+g_r-1x^r-1+…+g₂x²+g₁x+g₀ g_i∈{0,1}

得到商q(x)和余数多项式S(x)，即

x^n-k×M(x)＝q(x)×G(x)+S(x)，

最终得到码字多项式为：

C(x)＝x^n-k×m(x)+S(x)＝c₀+c₁x+c₂x²+…+c_n-1x^n-1。

图1所示为根据现有技术实现的线性反馈移位寄存器示意图，如 图1所示，现有的基于生成多项式计算编码校验位，是采用如图1所 示的线性反馈移位寄存器(LFSR)的方式。令S1和S3闭合，S2打 到a处，将原始数据m(x)逐一输入计算，同时输出给C(x)；然后断开S1和S3，S2打到b处，再次输出给C(x)的n-k个数据即为编码校验 位。

上述方法简单可行，但是只能逐位计算，因此计算效率很低，不 能满足高速数据处理的要求。

发明内容

本发明个的目的在于提供一种可配置的并行BCH纠错编码方 法，用于解决上述现有技术的问题。