[发明专利]具有杂质掺杂电介质区的半导体器件在审
| 申请号： | 201811343029.4 | 申请日： | 2018-11-12 |
| 公开（公告）号： | CN109817725A | 公开（公告）日： | 2019-05-28 |
| 发明（设计）人： | 张祐赈;卢英辰;梁俊圭;金斐悟;安敬源 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L27/11582;H01L27/115 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 倪斌 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件包括在基板上的包含层间绝缘层和栅电极在内的竖直堆叠结构。阻挡电介质区设置在堆叠结构中的开口的侧壁上。提供了侧向杂质区，在阻挡电介质区和层间绝缘层之间以及在阻挡电介质区和栅电极之间延伸。还提供了下部杂质区，在阻挡电介质区和基板之间延伸。 | ||
| 搜索关键词： | 电介质区 阻挡 半导体器件 层间绝缘层 杂质区 栅电极 基板 侧向 堆叠结构 竖直堆叠 杂质掺杂 延伸 侧壁 开口 | ||
【主权项】：
1.一种半导体器件，包括：阻挡电介质，设置在下部区上；堆叠结构，包括面向所述阻挡电介质的栅电极和层间绝缘层；侧向杂质区，设置在所述层间绝缘层和所述阻挡电介质之间的边界区内；以及下部杂质区，设置在所述下部区和所述阻挡电介质之间的边界区内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811343029.4/，转载请声明来源钻瓜专利网。
- 上一篇：阵列基板和阵列基板的制造方法
- 下一篇：不对称瞬态电压抑制器装置以及形成方法
- 同类专利
- 专利分类
