[发明专利]具有杂质掺杂电介质区的半导体器件

说明书

一种半导体器件包括在基板上的包含层间绝缘层和栅电极在内的竖直堆叠结构。阻挡电介质区设置在堆叠结构中的开口的侧壁上。提供了侧向杂质区，在阻挡电介质区和层间绝缘层之间以及在阻挡电介质区和栅电极之间延伸。还提供了下部杂质区，在阻挡电介质区和基板之间延伸。

相关申请的交叉引用

本申请要求于2017年11月21日提交的韩国专利申请No.10-2017-0155585的优先权，其公开内容通过引用整体并入本文中。

技术领域

本发明构思涉及半导体器件，并且更具体地，涉及具有杂质区的半导体器件。

背景技术

半导体器件如闪存的集成度是可以决定半导体产品价格的重要因素。已经提出了包括三维布置的存储单元在内的三维半导体器件以及大型半导体晶片，以便增加这种半导体器件的集成度。由于三维半导体器件的组成元件具有更紧凑的大小以便增加三维半导体器件的集成度，因此三维半导体器件的缺陷率增加。

发明内容

本发明构思的一个方面可以提供一种支持集成密度增加并且可以改善分布特性的半导体器件。

根据本发明构思的示例实施例，提供了一种半导体器件，包括设置在下部区上的阻挡电介质以及包含面向阻挡电介质的栅电极和层间绝缘层在内的堆叠结构。还提供了侧向杂质区，设置在层间绝缘层和阻挡电介质之间的边界区内。还提供了下部杂质区，设置在下部区和阻挡电介质之间的边界区内。

根据本发明构思的另一实施例，提供了一种半导体器件，包括：基板上的存储单元竖直结构以及设置在基板上的堆叠结构。每个存储单元竖直结构可以包括第一栅极电介质。堆叠结构包括面向存储单元竖直结构的栅电极和层间绝缘层。提供了侧向杂质区，设置在存储单元竖直结构和堆叠结构之间的边界区内。

根据本发明构思的另一实施例，提供了一种半导体器件，包括下部区、设置在下部区上的阻挡电介质以及包含面向阻挡电介质的栅电极和层间绝缘层在内的堆叠结构。还提供了下部杂质区，设置在下部区和阻挡电介质之间的边界区内。

根据本发明构思的另一实施例，提供了一种集成电路存储器件，包括基板上的堆叠结构。该堆叠结构包含至少一个层间绝缘层和至少一个栅电极。阻挡电介质区设置在堆叠结构中的开口(例如，竖直开口)的侧壁上。提供了侧向杂质区，在阻挡电介质区和层间绝缘层之间以及在阻挡电介质区和栅电极之间延伸。还提供了下部杂质区，在阻挡电介质区和基板之间延伸。下部区也可以设置在基板上，并且该下部区可以被配置为与阻挡电介质区接触的半导体材料。

根据本发明构思的该实施例的其它方面，下部杂质区的至少一部分在下部区内延伸，并且下部区与基板电耦合。还可以在阻挡电介质区上设置数据存储层，并且可以在数据存储层上设置隧道电介质层。可以提供沟道半导体层，在隧道电介质层上延伸并且与下部区接触。阻挡电介质区、数据存储层和隧道电介质层可以在沟道半导体层和栅电极之间延伸。此外，可以提供栅极电介质层，其在栅电极和阻挡电介质区之间延伸。在本发明构思的这些实施例的一些实施例中，与栅极电介质层相关联的介电常数大于与阻挡电介质区相关联的介电常数。此外，栅极电介质层可以接触阻挡电介质区，并且侧向杂质区可以延伸到栅极电介质层和阻挡电介质区之间的边界区内。该侧向杂质区可以包括碳杂质。

根据本发明构思的其它实施例，提供了一种非易失性存储单元，包括半导体沟道区和半导体沟道区上的数据存储区。提供了隧道电介质区，在半导体沟道区和数据存储区之间延伸。在数据存储区上设置有栅极电介质区。栅极电介质区中优选地包括碳杂质区。提供了阻挡电介质区，其在栅极电介质区和数据存储区之间延伸。阻挡电介质区中也包括碳杂质区。栅电极设置在栅极电介质区上。

根据存储单元的其它方面，与栅极电介质区相关联的介电常数可以大于与阻挡电介质区相关联的介电常数。此外，栅极电介质区可以与阻挡电介质区在其间的界面处接触。栅极电介质区中碳杂质的水平可以随距界面的距离的变化而变化，并且阻挡电介质区中碳杂质的水平可以随距界面的距离的变化而变化。