[发明专利]制造半导体结构的方法有效
| 申请号： | 201811302103.8 | 申请日： | 2018-11-02 |
| 公开（公告）号： | CN110544631B | 公开（公告）日： | 2023-03-28 |
| 发明（设计）人： | 施信益;丁信宏 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 浦彩华;姚开丽 |
| 地址： | 中国台湾新*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种制造半导体结构的方法，包含下述步骤。在基板之上形成底部硬遮罩层。在底部硬遮罩层之上形成图案化中间硬遮罩层，且图案化中间硬遮罩层具有多个开口暴露出底部硬遮罩层的一部分。蚀刻底部硬遮罩层暴露的部分以及在底部硬遮罩层暴露的部分之下的一部分基板，以形成图案化底部硬遮罩层及具有多个沟槽的纹理化基板。之后对具有沟槽的纹理化基板进行蒸气处理。形成隔离氧化层以填充沟槽。此方法可以防止基板的高地部分倒塌。 | ||
| 搜索关键词： | 制造 半导体 结构 方法 | ||
【主权项】：
1.一种制造半导体结构的方法，其特征在于，包含：/n在基板之上形成底部硬遮罩层；/n在所述底部硬遮罩层之上形成图案化中间硬遮罩层，其中所述图案化中间硬遮罩层具有多个开口暴露出一部分的所述底部硬遮罩层；/n蚀刻所述底部硬遮罩层的所述暴露部分及位于所述底部硬遮罩层的所述暴露部分之下的一部分的所述基板，以形成图案化底部硬遮罩层及纹理化基板，其中所述纹理化基板具有多个沟槽；/n对具有所述多个沟槽的所述纹理化基板执行蒸气处理；以及/n形成隔离氧化层以填充所述多个沟槽。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811302103.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
