[发明专利]一种光敏三极管芯片的布局设计方法、生产工艺及光耦有效

专利信息
申请号: 201811155931.3 申请日: 2018-09-30
公开(公告)号: CN109411561B 公开(公告)日: 2020-03-31
发明(设计)人: 高康;孙凤义;黄伟鹏;董海昌 申请(专利权)人: 珠海市大鹏电子科技有限公司
主分类号: H01L31/10 分类号: H01L31/10;H01L31/18;H01L25/16
代理公司: 广州嘉权专利商标事务所有限公司 44205 代理人: 俞梁清
地址: 519100 *** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种光敏三极管芯片的布局设计方法,包括以下步骤:在硅片上设置单片光敏三极管芯片,将单片光敏三极管芯片在硅片上阵列排布,阵列排布后的光敏三极管芯片为芯片阵列;在芯片阵列上设置测试点区域,测试点区域内的单片光敏三极管芯片的基区上设置基极PAD,非测试点区域的单片光敏三极管芯片的基区上不需要设置基极PAD。本发明在芯片阵列上设置测试点区域,且只在测试点区域内的光敏三极管芯片上设置用于测试的基极PAD,与现有技术相比,既可以满足测试要求,也可以增大非测试点区域的光敏三极管芯片的受光面积,从而提高光电耦合器的电流转换比。
搜索关键词: 一种 光敏 三极管 芯片 布局 设计 方法 生产工艺
【主权项】:
1.一种光敏三极管芯片的布局设计方法,其特征在于,包括以下步骤:在硅片上设置单片光敏三极管芯片,所述单片光敏三极管芯片包括基区(1)、发射区、发射极PAD(2)和集电极,所述发射区设置在所述基区(1)表层,所述发射区外侧设置有防漏电环(3),所述发射极PAD(2)设置在防漏电环(3)内,且与所述防漏电环(3)连接,所述集电极设置在芯片的底部;将所述单片光敏三极管芯片在硅片上阵列排布,阵列排布后的光敏三极管芯片为芯片阵列;在芯片阵列上设置测试点区域,测试点区域内的单片光敏三极管芯片的基区(1)上设置基极PAD(4),非测试点区域的单片光敏三极管芯片的基区(1)上不需要设置基极PAD(4)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海市大鹏电子科技有限公司,未经珠海市大鹏电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811155931.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top