[发明专利]一种光敏三极管芯片的布局设计方法、生产工艺及光耦

说明书

本发明公开一种光敏三极管芯片的布局设计方法，包括以下步骤：在硅片上设置单片光敏三极管芯片，将单片光敏三极管芯片在硅片上阵列排布，阵列排布后的光敏三极管芯片为芯片阵列；在芯片阵列上设置测试点区域，测试点区域内的单片光敏三极管芯片的基区上设置基极PAD，非测试点区域的单片光敏三极管芯片的基区上不需要设置基极PAD。本发明在芯片阵列上设置测试点区域，且只在测试点区域内的光敏三极管芯片上设置用于测试的基极PAD，与现有技术相比，既可以满足测试要求，也可以增大非测试点区域的光敏三极管芯片的受光面积，从而提高光电耦合器的电流转换比。

技术领域

本发明涉及电子元件技术领域，具体涉及一种光敏三极管芯片的布局设计方法、生产工艺及光耦。

背景技术

光电耦合器作为一种电光电转换隔离的安全器件，有着广泛的市场应用领域和环境，有些大功率的产品使用过程，由于线路板设计因素，需要更高效的电流转换比，而为提高CTR值，制造厂商不得不采用以下方式：

1.提高发射芯片功率，发光量增加，但这种方式会造成芯片发热量增加，芯片发光衰减严重，使用寿命降低；

2.提高光敏三极管芯片的放大倍数，但是这种方式会造成芯片漏电流变大、反向电压降低以及反应灵敏度降低，严重时甚至超出光电耦合器产品的标准参数范围，影响光电耦合器的产品性能及寿命。

通过研究可知，其它参数不变的条件下，增大光敏三极管芯片的受光面积，可以提高光电耦合器的电流转换比。请参照图1，现有的光敏三极管芯片在生产布局设计时，每个光敏三极管芯片的基区内都设置有用于进行放大倍数测试的基极PAD，基区为光敏三极管芯片的受光区，基极PAD会减少受光区的面积，而且在实际生产测试中，由于单片光敏三极管芯片的尺寸小，每张硅片上设置有约100000片光敏三极管芯片，一般采用抽检的方式对其中200片光敏三极管芯片进行放大倍数测试，每个光敏三极管芯片都设置基极PAD的布局设计方法减小了光敏三极管芯片基区的面积，从而降低了光电耦合器的电流转换比。

发明内容

针对现有技术的不足，本发明提供一种光敏三极管芯片的布局设计方法，用于解决每个光敏三极管芯片都设置基极PAD的布局设计方法减小了光敏三极管芯片基区的面积的问题。

本发明的内容如下：

一种光敏三极管芯片的布局设计方法，包括以下步骤：

在硅片上设置单片光敏三极管芯片，所述单片光敏三极管芯片包括基区、发射区、发射极PAD和集电极，所述发射区设置在所述基区表层，所述发射区外侧设置有防漏电环，所述发射极PAD设置在防漏电环内，且与所述防漏电环连接，所述集电极设置在芯片的底部；

将所述单片光敏三极管芯片在硅片上阵列排布，阵列排布后的光敏三极管芯片为芯片阵列；

在芯片阵列上设置测试点区域，测试点区域内的单片光敏三极管芯片的基区上设置基极PAD，非测试点区域的单片光敏三极管芯片的基区上不需要设置基极PAD。

优选的，所述防漏电环采用方形防漏电环或带圆角的方形防漏电环。

优选的，所述防漏电环的宽度≤0.012mm。

优选的，所述发射极PAD采用圆形PAD。

优选的，所述圆形PAD的直径≤0.112mm。

优选的，所述基极PAD采用方形PAD。

优选的，所述基极PAD采用正方形PAD，所述基极PAD的边长≤0.05mm。

本发明还提供一种光敏三极管芯片的生产工艺，包括以下步骤：

采用上述光敏三极管芯片的布局设计方法，确定光敏三极管芯片的光刻位置；