[发明专利]一种电压抑制器及其制备方法

摘要

本发明公开了一种电压抑制器，包括N型的衬底，形成在衬底的上表面的N型的第一外延层，贯穿第一外延层且与衬底接触的至少一个N型的第二外延层，自第一外延层的上表面向下形成的P型的体区，自体区的上表面向下形成的埋层以及与埋层邻接的至少一个N型的源区，形成在第二外延层一侧壁上且位于体区与第二外延层之间的第一绝缘层，形成在第一绝缘层的上表面上且延伸至源区的上表面的至少一个第二绝缘层，形成在第二外延层的上表面及第二绝缘层的上表面的至少一个多晶硅层，形成在第一外延层、多晶硅层和源区的上表面上的介质层。本发明还公开了一种上述电压抑制器的制备方法。其能实现自启动而不会被较大的电压击穿，且结构简单、成本低。

主权项

1.一种电压抑制器，其特征在于：包括N型的衬底，形成在所述衬底的上表面的N型的第一外延层，贯穿所述第一外延层且与所述衬底接触的至少一个N型的第二外延层，自所述第一外延层的上表面向下形成的P型的体区，自所述体区的上表面向下形成的埋层以及与所述埋层邻接的至少一个N型的源区，形成在所述第二外延层一侧壁上且位于所述体区与所述第二外延层之间的至少一个第一绝缘层，形成在所述第一绝缘层的上表面上且延伸至所述源区的上表面的至少一个第二绝缘层，形成在所述第二外延层的上表面及所述第二绝缘层的上表面的至少一个多晶硅层，所述多晶硅层、所述第二外延层、所述第一外延层和所述衬底的电阻依次递减，形成在所述第一外延层、所述多晶硅层和所述源区的上表面上的介质层，形成在所述介质层的上表面上并分别与所述多晶硅层、所述埋层和所述源区连接的第一金属层，形成在所述衬底的下表面上的第二金属层。