[发明专利]一种基于FPGA的多路高速AD数据采集和存储系统

摘要

本发明提供了一种基于FPGA的多路高速AD数据采集和存储系统，包括：数据接收母板,高速AD采集子板,存储板,CPU板及底板；本发明在使用JESD204B接口的基础上同步且高采样率的多路AD采样，同时提供足够的传输、存储带宽保证采集到的数据的持续存储，使用同一个FPGA给多个AD发送同步信号，以达到同步的效果；使用多块SSD组成存储板，使用多个存储板共同存储的技术方案达到连续存储所需的带宽指标，满足了多路高速AD采样中的多路同步、高速采样、高速存储三个目标，在高采样率高精度的同时也不牺牲存储时间，具有采样率高，存储容量大，同步性好等优点。

主权项

1.一种基于FPGA的多路高速AD数据采集和存储系统，其特征在于，包括：数据接收母板,高速AD采集子板,存储板,CPU板，底板；所述数据接收母板由一块FPGA、时钟晶振、超低抖动合成器、DDR3颗粒及外围电路组成；数据接收母板为所述高速AD采集子板提供时钟和同步信号，通过高速串行接口接收采集数据，通过其上的板载DDR3缓存和同步数据，通过高速串行接口与存储板进行数据交互，通过其上的PCIE接口连接PC板用于查看数据及接收命令；所述高速AD采集子板由AD芯片及其外围控制电路组成；所述存储板由一块FPGA芯片、DDR3颗粒、至少12块SATA3.0接口的SSD组成，每块存储板与数据接收母板有至少4路4x SRIO连接，并通过以太网与所述底板的板载路由器连接；所述CPU板为一台板载计算机，通过高速串行总线同所述数据接收母板连接，并通过以太网连接底板的板载路由器来连接所述各存储板；所述底板包括数据通路和板载路由器，所述数据接收母板、存储板和CPU板均插在所述底板上。