[发明专利]一种基于FPGA的多路高速AD数据采集和存储系统有效
| 申请号： | 201811020001.7 | 申请日： | 2018-09-03 |
| 公开（公告）号： | CN109408434B | 公开（公告）日： | 2021-11-30 |
| 发明（设计）人： | 叶韬;李礼;邢培栋;张效奎;邱赐云;王雨雷;吴春;周正;兰海洋 | 申请（专利权）人： | 上海威固信息技术股份有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F3/05 |
| 代理公司： | 上海海贝律师事务所 31301 | 代理人： | 王文锋 |
| 地址： | 201702 上海市青*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 高速 ad 数据 采集 存储系统 | ||
1.一种基于FPGA的多路高速AD数据采集和存储系统，其特征在于，包括：
数据接收母板,高速AD采集子板,存储板,CPU板，底板；
所述数据接收母板由一块FPGA、时钟晶振、超低抖动合成器、DDR3颗粒及外围电路组成；数据接收母板为所述高速AD采集子板提供时钟和同步信号，通过高速串行接口接收采集数据，通过其上的板载DDR3缓存和同步数据，通过高速串行接口与存储板进行数据交互，通过其上的PCIE接口连接PC板用于查看数据及接收命令；
所述高速AD采集子板由AD芯片及其外围控制电路组成；
所述存储板由一块FPGA芯片、DDR3颗粒、至少12块SATA3.0接口的SSD组成，每块存储板与数据接收母板有至少4路4x SRIO连接，并通过以太网与所述底板的板载路由器连接；
所述CPU板为一台板载计算机，通过高速串行总线同所述数据接收母板连接，并通过以太网连接底板的板载路由器来连接所述各存储板；
所述底板包括数据通路和板载路由器，所述数据接收母板、存储板和CPU板均插在所述底板上。
2.根据权利要求1所述的一种基于FPGA的多路高速AD数据采集和存储系统，其特征在于，包括：
所述高速AD采集子板的数量为N个,其中1≤N≤G/40取整数，G为所述数据接收母板所选FPGA中的高速串行收发器的数量；所述存储板数量为N的两倍；
所述数据接收母板为N个高速AD采集子板提供时钟和同步信号,通过JESD204B高速串行接口接收采集数据,通过至少8*N路4x SRIO高速串行接口与存储板进行数据交互。
3.根据权利要求1所述的一种基于FPGA的多路高速AD数据采集和存储系统，其特征在于，包括：所述高速AD采集子板中的AD芯片采样数据量最高为10GB/s，AD的采样数据通过JESD204B发送给数据接收母板，高速AD采集子板使用来自数据接收母板的同源时钟和相同的同步信号。
4.根据权利要求1所述的一种基于FPGA的多路高速AD数据采集和存储系统，其特征在于，包括：所述存储板中的SATA3.0接口的SSD数量为16块。
5.根据权利要求1至4中任一项所述的一种基于FPGA的多路高速AD数据采集和存储系统，其特征在于，包括：所述CPU板通过PCIE接口同所述数据接收母板连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海威固信息技术股份有限公司，未经上海威固信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811020001.7/1.html，转载请声明来源钻瓜专利网。
