[发明专利]零阈值电压NMOS的制备方法有效
| 申请号： | 201810992765.6 | 申请日： | 2018-08-29 |
| 公开（公告）号： | CN109166804B | 公开（公告）日： | 2021-08-20 |
| 发明（设计）人： | 单园园;胡君;陈华伦;陈瑜 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种零阈值电压NMOS的制备方法，包含：步骤一，在衬底表面生长一层牺牲氧化层；步骤二，曝光出NMOS器件的区域，离子注入形成P阱；在光刻胶的掩蔽下采用离子注入工艺进行掺杂；步骤三，去除光刻胶及牺牲氧化层，然后生长一层ONO层；步骤四，利用P阱的掩膜版曝光出NMOS器件的区域，采用离子注入工艺进行掺杂；去除光刻胶窗口内的ONO层；然后去除光刻胶。 | ||
| 搜索关键词： | 阈值 电压 nmos 制备 方法 | ||
【主权项】：
1.一种零阈值电压NMOS的制备方法，其特征在于：包含如下的步骤：步骤一，在衬底表面生长一层牺牲氧化层；步骤二，曝光出NMOS器件的区域，离子注入形成P阱；在光刻胶的掩蔽下采用离子注入工艺进行掺杂；步骤三，去除光刻胶及牺牲氧化层，然后生长一层ONO层；步骤四，利用P阱的掩膜版曝光出NMOS器件的区域，采用离子注入工艺进行掺杂；去除光刻胶窗口内的ONO层；然后去除光刻胶。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810992765.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种晶体管及其制作方法
- 下一篇：一种功率器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
