[发明专利]基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法在审
| 申请号： | 201810943369.4 | 申请日： | 2018-08-17 |
| 公开（公告）号： | CN109244130A | 公开（公告）日： | 2019-01-18 |
| 发明（设计）人： | 敖金平;蒲涛飞;王霄;补钰煜;刘辰阳 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/49;H01L29/45;H01L21/335 |
| 代理公司： | 陕西电子工业专利中心 61205 | 代理人： | 侯琼;王品华 |
| 地址： | 710071 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于p‑GaN和SiN层的自对准栅结构GaN MIS‑HEMT器件及其制作方法，主要解决现有GaN基增强型器件沟道退化和栅控能力弱的问题。其包括：衬底1、缓冲层2、未掺杂的高阻GaN层3、未掺杂的AlGaN势垒层4及其上左右两端的源电极9和漏电极10，未掺杂的AlGaN势垒层上中间位置设有本征GaN隔离层5，本征GaN隔离层依次往上为p‑GaN帽层6、SiN绝缘层7以及栅电极8。本发明改善了因Mg扩散导致沟道退化及高温导致栅极退化的情况，提高了器件的阈值电压、减小栅极漏电流，且通过自对准栅结构，提高了器件的栅控能力，可用于GaN基逻辑电路和开关电路。 | ||
| 搜索关键词： | 未掺杂 栅结构 自对准 退化 本征 沟道 绝缘层 增强型器件 栅极漏电流 开关电路 阈值电压 缓冲层 漏电极 源电极 栅电极 衬底 高阻 减小 可用 帽层 制作 扩散 | ||
【主权项】：
1.一种基于p‑GaN和SiN层的自对准栅结构GaN MIS‑HEMT器件，自下而上依次包括衬底(1)、缓冲层(2)、未掺杂的高阻GaN层(3)、未掺杂的AlGaN势垒层(4)，所述未掺杂的AlGaN势垒层(4)上的左右两端分别设置源电极(9)和漏电极(10)，其特征在于：未掺杂的AlGaN势垒层(4)上中间位置为本征GaN隔离层(5)，本征GaN隔离层(5)依次往上为p‑GaN帽层(6)、SiN绝缘层(7)以及栅电极(8)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810943369.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
