[发明专利]形成较厚栅极堆栈的纳米片状晶体管装置的方法及其装置有效
申请号: | 201810769703.9 | 申请日: | 2018-07-13 |
公开(公告)号: | CN109273363B | 公开(公告)日: | 2020-09-25 |
发明(设计)人: | J·弗罗吉埃尔;A·拉扎维埃赫;谢瑞龙;史帝文·本利 | 申请(专利权)人: | 格芯公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/10;H01L29/423;H01L29/78 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 英属开曼群*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及形成较厚栅极堆栈的纳米片状晶体管装置的方法及其装置,其中,一种方法包括:形成带图案材料堆栈,该带图案材料堆栈包含至少一沟道半导体材料层与各自在该至少一沟道半导体材料层之上及之下的第一及第二牺牲材料层,形成取代栅极空腔于该带图案材料堆栈之上,以及通过该栅极空腔执行蚀刻工艺以对于该至少一沟道半导体材料层选择性地移除该第一及第二牺牲材料层的至少一部分。该方法进一步包括:执行第二蚀刻工艺以形成该沟道半导体材料层的减少厚度部分,该减少厚度部分具有小于该初始厚度的最终厚度,以及形成取代栅极结构至少于该沟道半导体材料层的该减少厚度部分四周。 | ||
搜索关键词: | 形成 栅极 堆栈 纳米 片状 晶体管 装置 方法 及其 | ||
【主权项】:
1.一种形成纳米片状晶体管的方法,包含:形成带图案材料堆栈于半导体衬底之上,该带图案材料堆栈包含至少一沟道半导体材料层以及各自在该至少一沟道半导体材料层之上及之下的第一及第二牺牲材料层,该至少一沟道半导体材料层有一初始厚度;形成取代栅极空腔于该带图案材料堆栈之上;通过该取代栅极空腔执行至少一第一蚀刻工艺以对于该至少一沟道半导体材料层选择性地移除该第一及第二牺牲材料层中通过形成该取代栅极空腔而被暴露的至少一部分;通过该取代栅极空腔执行至少一第二蚀刻工艺以减少该至少一沟道半导体材料层中通过移除该第一及第二牺牲材料层的该至少一部分而被暴露的一部分的该初始厚度,以藉此产生该至少一沟道半导体材料层中具有小于该初始厚度的最终厚度的一减少厚度部分;以及形成取代栅极结构于该取代栅极空腔内且至少于该至少一沟道半导体材料层的该减少厚度部分四周。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格芯公司,未经格芯公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810769703.9/,转载请声明来源钻瓜专利网。
- 上一篇:制造半导体器件的方法和半导体器件
- 下一篇:一种半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造