[发明专利]形成电容掩模的方法有效
| 申请号： | 201810605875.2 | 申请日： | 2018-06-13 |
| 公开（公告）号： | CN110600429B | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | 张峰溢;李甫哲;林盈志;林刚毅 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/027 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种形成电容掩模的方法，包含有下述步骤。首先，形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上。接着，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁。接续，移除此些长条状牺牲图案但保留块状牺牲图案。续之，填入一材料于此些间隙壁之间以及块状牺牲图案上，其中材料具有一平坦顶面。然后，在填入材料之后，形成一图案化光致抗蚀剂，覆盖块状牺牲图案以及此些间隙壁的一部分，但暴露出此些间隙壁的另一部分。 | ||
| 搜索关键词： | 形成 电容 方法 | ||
【主权项】：
1.一种形成电容掩模的方法，其特征在于，包含有：/n形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上；/n形成间隙壁于该块状牺牲图案以及该些长条状牺牲图案的侧壁；/n移除该些长条状牺牲图案但保留该块状牺牲图案；/n填入一材料于该些间隙壁之间以及该块状牺牲图案上，其中该材料具有一平坦顶面；以及/n在填入该材料之后，形成一图案化光致抗蚀剂，覆盖该块状牺牲图案以及该些间隙壁的一部分，但暴露出该些间隙壁的另一部分。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810605875.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
