[发明专利]一种半导体存储装置的形成方法有效
| 申请号： | 201810425155.8 | 申请日： | 2018-05-07 |
| 公开（公告）号： | CN110459507B | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 陈意维;王序扬;邱钧杰;邹世芳 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L27/108 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，并且，在该基底内形成沿着一方向延伸的多个栅极。接着，在该基底上形成一半导体层，覆盖该些栅极，再于该半导体层内形成一插塞，使该插塞位于两相邻栅极之间。然后，进行一沉积制作工艺，以在该半导体层上形成一堆叠结构。最后，图案化该堆叠结构，形成多个位线，使得该些位线之一直接接触该插塞。 | ||
| 搜索关键词： | 一种 半导体 存储 装置 形成 方法 | ||
【主权项】：
1.一种半导体存储装置的形成方法，其特征在于，包含：/n提供一基底；/n在该基底内形成沿着一第一方向延伸的多个栅极；/n在该基底上形成一半导体层，覆盖该些栅极；/n在该半导体层内形成一插塞，该插塞位于两相邻栅极之间；/n进行一沉积制作工艺，在该半导体层上形成一堆叠结构；以及/n图案化该堆叠结构，形成多个位线，使得该些位线之一直接接触该插塞。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810425155.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种改善LED芯片切割污染的方法
- 下一篇：一种绝缘层上覆硅芯片的制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
