[发明专利]制造半导体存储器装置的方法有效
| 申请号： | 201810329924.4 | 申请日： | 2018-04-13 |
| 公开（公告）号： | CN108766969B | 公开（公告）日： | 2023-10-13 |
| 发明（设计）人： | 金恩靓;金大益;金奉秀;朴济民;张世明;黄有商 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B43/00 | 分类号： | H10B43/00;H10B43/30 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 刘培培;黄隶凡 |
| 地址： | 韩国京畿道水*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。 | ||
| 搜索关键词： | 制造 半导体 存储器 装置 方法 | ||
【主权项】：
1.一种制造半导体存储器装置的方法，包括：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面，所述接触塞包含暴露于所述顶部表面上的空隙；移除所述第一间隔物的上部部分；形成阻挡所述空隙的入口的第一牺牲层；形成覆盖所述位线封盖图案的侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；以及移除所述第一牺牲层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810329924.4/，转载请声明来源钻瓜专利网。
