[发明专利]基于FPGA的有源配电网实时仿真器多速率接口设计方法

摘要

基于FPGA的有源配电网实时仿真器多速率接口设计方法，包括：1)将各子系统信息下载到对应FPGA中，子系统m与子系统n相连，子系统m的仿真步长是子系统n仿真步长的整数倍；2)设置仿真时刻t＝0，启动仿真；3)仿真时间向前推进一个步长，t＝t+Δt；4)各子系统完成仿真计算并交互仿真接口数据；5)子系统m将接收到的仿真接口数据送入平均单元，子系统n将接收到的仿真接口数据送入插值单元；6)判断物理时间是否达到t，如达到则进入7)，否则实时仿真器待机至t后，进入7)；7)判断仿真时间t是否达到仿真终了时刻，如达到则仿真结束，否则返回3)。本发明的多速率接口设计方法，有效提高了基于多FPGA的有源配电网实时仿真器的仿真速度。

主权项

1.一种基于FPGA的有源配电网实时仿真器多速率接口设计方法，其特征在于，包括如下步骤：1)在由N个FPGA构成的有源配电网实时仿真器的上位机中，其中N>1，将待仿真的有源配电系统依据拓扑连接关系及FPGA的计算资源，采用贝瑞隆线路模型解耦后，划分为N个子系统，读取各子系统元件的基本参数，形成各子系统电气部分的节点电导矩阵和控制部分的计算矩阵，将各子系统的相关信息分别下载到对应的FPGA中，每个子系统对应一个FPGA，根据各子系统的实际解算时间进行降序排列，各子系统的编号为1到N，设置第i个FPGA的仿真步长为ti，第j个FPGA的仿真步长为tj，其中i＝1，2，…，N，j＝i+1，i+2，…，N，且满足ti＝Mi，jtj，其中Mi，j表示第i个FPGA的仿真步长是第j个FPGA的仿真步长的M倍，Mi，j取正整数；2)定义全部在拓扑上具有直接连接关系的子系统对，若子系统i与子系统j直接相连，则将子系统编号i加入到慢子系统编号的集合中，将j加入到快子系统编号的集合中，定义编号编号n为集合中与m一一对应的子系统对的编号；3)设置仿真器全局仿真步长为Δt，Δt＝t1，仿真时刻为t；定义：第m个FPGA在全局仿真步长Δt内的第d个仿真步长t_m内计算得到的第n个FPGA仿真所需的仿真接口数据data_m，n，d(t)的个数为N_m，n，其中仿真接口数据data_m，n，d(t)的表示形式为{a_p(t)}，p＝(d‑1)N_m，n+1，(d‑1)N_m，n+2，…，(d‑1)N_m，n+N_m，n，a_p(t)为仿真接口数据data_m，n，d的第p个数据；第m个FPGA在全局仿真步长Δt内发送到第n个FPGA的仿真接口数据Data_m，n(t)的个数为第q个仿真步长t_m内发送的仿真接口数据Data_m，n(t)的表示形式为{data_m，n，q(t)}，第n个FPGA在全局仿真步长Δt内第e个仿真步长t_n内计算得到的第m个FPGA仿真所需的仿真接口数据data_n，m，e(t)的个数为N_n，m，其中仿真接口数据data_n，m，e(t)的表示形式为{b_r(t)}，r＝(e‑1)N_n，m+1，(e‑1)N_n，m+2，…，(e‑1)N_n，m+N_n，m，b_r(t)为仿真接口数据data_n，m，e(t)中的第r个数据；第n个FPGA在全局仿真步长Δt内发送到第m个FPGA的仿真接口数据Data_n，m(t)的个数为第s个仿真步长t_n内发送的仿真接口数据Data_n，m(t)的表示形式为{data_n，m，s(t)}，整个实时仿真器以时钟clk驱动；4)初始化仿真器，并设置仿真时刻t＝0，启动仿真；5)仿真时间向前推进一个步长，t＝t+Δt；第m个FPGA利用从自身的平均单元中读取的仿真所需的数据，完成步仿真计算任务后，将计算得到的仿真接口数据Data_m，n(t)发送到第n个FPGA；第n个FPGA利用从自身的插值单元中读取的仿真所需的数据，完成步仿真计算任务后，将计算得到的仿真接口数据Data_n，m(t)发送到第m个FPGA；6)第m个FPGA完成接收第n个FPGA发送的仿真接口数据Data_n，m(t)后，将仿真接口数据Data_n，m(t)送入自身的平均单元进行处理，得到平均数据；第n个FPGA完成接收第m个FPGA发送的仿真接口数据Data_m，n(t)后，将仿真接口数据Data_m，n(t)送入自身的插值单元进行处理，得到插值数据；7)判断物理时间是否达到仿真时刻t，如达到仿真时刻t，则进入下一步，否则实时仿真器待机至仿真时刻t后，进入下一步；8)判断仿真时刻t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤3)。