[发明专利]基于FPGA的有源配电网实时仿真器多速率接口设计方法

权利要求书

1.一种基于FPGA的有源配电网实时仿真器多速率接口设计方法，其特征在于，包括如下步骤：

1)在由N个FPGA构成的有源配电网实时仿真器的上位机中，其中N1，将待仿真的有源配电系统依据拓扑连接关系及FPGA的计算资源，采用贝瑞隆线路模型解耦后，划分为N个子系统，读取各子系统元件的基本参数，形成各子系统电气部分的节点电导矩阵和控制部分的计算矩阵，将各子系统的相关信息分别下载到对应的FPGA中，每个子系统对应一个FPGA，根据各子系统的实际解算时间进行降序排列，各子系统的编号为1到N，设置第i个FPGA的仿真步长为t_i，第j个FPGA的仿真步长为t_j，其中i＝1,2,…,N，j＝i+1,i+2,…,N，且满足t_i＝M_i,jt_j，其中M_i,j表示第i个FPGA的仿真步长是第j个FPGA的仿真步长的M倍，M_i,j取正整数；

2)定义全部在拓扑上具有直接连接关系的子系统对，若子系统i与子系统j直接相连，则将子系统编号i加入到慢子系统编号的集合中，将j加入到快子系统编号的集合中，定义编号编号n为集合中与m一一对应的子系统对的编号；

3)设置仿真器全局仿真步长为Δt，Δt＝t₁，仿真时刻为t；定义：

第m个FPGA在全局仿真步长Δt内的第d个仿真步长t_m内计算得到的第n个FPGA仿真所需的仿真接口数据data_m,n,d(t)的个数为N_m,n，其中仿真接口数据data_m,n,d(t)的表示形式为{a_p(t)}，p＝(d-1)N_m,n+1,(d-1)N_m,n+2,…,(d-1)N_m,n+N_m,n，a_p(t)为仿真接口数据data_m,n,d的第p个数据；

第m个FPGA在全局仿真步长Δt内发送到第n个FPGA的仿真接口数据Data_m,n(t)的个数为第q个仿真步长t_m内发送的仿真接口数据Data_m,n(t)的表示形式为{data_m,n,q(t)}，

第n个FPGA在全局仿真步长Δt内第e个仿真步长t_n内计算得到的第m个FPGA仿真所需的仿真接口数据data_n,m,e(t)的个数为N_n,m，其中仿真接口数据data_n,m,e(t)的表示形式为{b_r(t)}，r＝(e-1)N_n,m+1,(e-1)N_n,m+2,…,(e-1)N_n,m+N_n,m，b_r(t)为仿真接口数据data_n,m,e(t)中的第r个数据；

第n个FPGA在全局仿真步长Δt内发送到第m个FPGA的仿真接口数据Data_n,m(t)的个数为第s个仿真步长t_n内发送的仿真接口数据Data_n,m(t)的表示形式为{data_n,m,s(t)}，

整个实时仿真器以时钟clk驱动；

4)初始化仿真器，并设置仿真时刻t＝0，启动仿真；

5)仿真时间向前推进一个步长，t＝t+Δt；第m个FPGA利用从自身的平均单元中读取的仿真所需的数据，完成步仿真计算任务后，将计算得到的仿真接口数据Data_m,n(t)发送到第n个FPGA；第n个FPGA利用从自身的插值单元中读取的仿真所需的数据，完成步仿真计算任务后，将计算得到的仿真接口数据Data_n,m(t)发送到第m个FPGA；

6)第m个FPGA完成接收第n个FPGA发送的仿真接口数据Data_n,m(t)后，将仿真接口数据Data_n,m(t)送入自身的平均单元进行处理，得到平均数据；第n个FPGA完成接收第m个FPGA发送的仿真接口数据Data_m,n(t)后，将仿真接口数据Data_m,n(t)送入自身的插值单元进行处理，得到插值数据；

7)判断物理时间是否达到仿真时刻t，如达到仿真时刻t，则进入下一步，否则实时仿真器待机至仿真时刻t后，进入下一步；

8)判断仿真时刻t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤3)；

步骤5)和步骤6)中所述的插值单元，是由随机存储器RAM_m,n,1、RAM_m,n,2、RAM_m,n,3和RAM_m,n,4，只读存储器ROM_m,n和先入先出队列FIFO_m,n,1构成，利用仿真接口数据Data_m,n(t-Δt)的最后N_n,m个仿真接口数据与仿真接口数据Data_m,n(t)进行次两点线性插值运算，第g次插值运算得到的插值数据为：

其中具体实现方式为：将Data_m,n(t)写入RAM_m,n,1中，将Data_m,n(t-Δt)的最后N_m,n个仿真接口数据与Data_m,n(t)的前个仿真接口数据{data_m,n,l(t)}依次写入RAM_m,n,2中，其中分别从RAM_m,n,1与RAM_m,n,2中读出所有仿真接口数据，得到与计算并将得到的结果写入RAM_m,n,3中，将写入RAM_m,n,4中，ROM_m,n中存储的数据的格式为{X_c}，其中X_c中各元素的个数等于N_m,n；读取ROM_m,n中存储的数据分别将RAM_m,n,3与RAM_m,n,4中的数据依次按每N_m,n个数据为一组重复读取次，得到与计算：并将得到的结果写入FIFO_m,n,1中，读取FIFO_m,n,1中的数据，得到插值数据；

步骤5)和步骤6)中所述的平均单元，是由随机存储器RAM_n,m,5，累加器，先入先出队列FIFO_n,m,2，FIFO_n,m,3构成，将仿真接口数据Data_n,m(t)进行次平均运算，第h次平均运算得到的平均数据为：

其中具体实现方式为：将Data_n,m(t)写入FIFO_n,m,2中，从FIFO_n,m,2中读出数据Data_n,m(t)后写入RAM_n,m,5，RAM_n,m,5的读地址addr_r为：

从RAM_n,m,5中读出全部数据，得到将依次按每个数据为一组送入累加器中进行累加，得到个数据Data_sum，计算并将得到的结果写入FIFO_n,m,3中，读取FIFO_n,m,3中的数据，得到平均数据。