[发明专利]一种沟槽栅电荷存储型IGBT及其制作方法有效
| 申请号： | 201810111442.1 | 申请日： | 2018-02-05 |
| 公开（公告）号： | CN108321193B | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 张金平;赵倩;罗君轶;刘竞秀;李泽宏;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/40;H01L29/423;H01L21/331 |
| 代理公司： | 51232 成都点睛专利代理事务所(普通合伙) | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。本发明通过在传统CSTBT器件结构的基础上引入了与发射极金属等电位的屏蔽沟槽结构，并使其槽深大于电荷存储层，以此来屏蔽电荷存储层的电场，屏蔽沟槽结构的引入对电荷存储层起到了有效的电荷补偿作用，进而改善了电荷存储层的掺杂浓度和厚度对于器件耐压的限制，提高了器件的击穿电压；有利于改善器件正向导通压降Vceon与关断损耗Eoff之间的折中关系，获得更宽的短路安全工作区，同时有利于降低器件的饱和电流密度，进一步改善了器件短路安全工作区；另外，本发明显著降低了器件的栅极电容，尤其是栅极‑集电极电容，从而提高了器件的开关速度，降低了器件的开关损耗和对删驱动电路能力的要求。 | ||
| 搜索关键词： | 电荷存储层 屏蔽 短路安全工作区 电荷存储 沟槽结构 沟槽栅 半导体功率器件 正向导通压降 发射极金属 集电极电容 电荷补偿 关断损耗 击穿电压 降低器件 开关损耗 器件结构 驱动电路 栅极电容 电场 等电位 引入 槽深 耐压 饱和 掺杂 制作 | ||
【主权项】：
1.一种沟槽栅电荷存储型IGBT，其四分之一元胞包括自下而上依次层叠设置的集电极金属(14)、第一导电类型半导体集电区(13)、第二导电类型半导体漂移区(9)和发射极金属(1)；所述第二导电类型半导体漂移区(9)中分别具有第二导电类型半导体电荷存储层(6)、设置在第二导电类型半导体电荷存储层(6)顶层的第一导电类型半导体基区(5)、设置在第一导电类型半导体基区(5)顶层的第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)，其中：第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)相互独立且并列位于第一导电类型半导体基区(5)的顶层，第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)的上表面与发射极金属(1)相连；其特征在于：所述第二导电类型半导体漂移区(9)的顶层还具有沟槽栅结构和屏蔽沟槽结构，所述沟槽栅结构和屏蔽沟槽结构沿器件顶层延伸的方向不一致；所述沟槽栅结构包括栅电极(81)和栅介质层(82)，所述栅电极(81)向下穿过第二导电类型半导体发射区(3)和第一导电类型半导体基区(5)进入第二导电类型半导体电荷存储层(6)中，栅电极(81)与第二导电类型半导体发射区(3)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)之间通过栅介质层(82)相连，栅电极(81)上表面通过介质层(2)与发射极金属(1)相连；所述屏蔽沟槽结构包括屏蔽电极(71)和屏蔽沟槽介质层(72)，所述屏蔽电极(71)向下穿过第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)进入第二导电类型半导体漂移区(9)中，屏蔽电极(71)与栅电极(81)通过栅介质层(82)或者屏蔽沟槽介质层(72)相隔离，屏蔽电极(71)与第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)、第二导电类型半导体电荷存储层(6)和第二导电类型半导体漂移区(9)之间通过屏蔽沟槽介质层(72)相连，屏蔽电极(71)与发射极金属(1)等电位。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810111442.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
