[发明专利]半导体存储装置有效
| 申请号： | 201810088611.4 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN109524052B | 公开（公告）日： | 2022-11-29 |
| 发明（设计）人： | 村冈一芳;增田正美;松野隼也;河野雅俊;清水有威 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C29/50 | 分类号： | G11C29/50 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够提高可靠性的半导体存储装置。实施方式，半导体存储装置包含：第1端子(30)；多个第1及第2输出缓冲器(50)及(51)；寄存器(41)；多个第1预驱动器(47)，包含根据第1信号(RONNOorg)而运行的多个第1晶体管(65)～(67)；多个第2预驱动器(48)，包含根据第2信号(RONPOorg)而运行的多个第2晶体管(71)～(73)；第1输出控制电路(44)，能够根据将第2信号(RONPOorg)转换所得的第3信号(RONPO_OCD)，选择多个第1预驱动器(47)；第2输出控制电路(45)，能够根据将第1信号(RONNOorg)转换所得的第4信号(RONNO_OCD)，选择多个第2预驱动器(48)；以及第3输出控制电路(43)。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其特征在于具备：第1端子，对外部设备输出信号；多个第1输出缓冲器及多个第2输出缓冲器，连接于所述第1端子；寄存器，保存与所述多个第2输出缓冲器对应的第1信号、及与所述多个第1输出缓冲器对应的第2信号；多个第1预驱动器，分别连接于所述多个第1输出缓冲器，且包含第1反相器、及分别并联地连接于所述第1反相器的接地电压供给端子的多个第1晶体管，所述多个第1晶体管根据所述第1信号运行；多个第2预驱动器，分别连接于所述多个第2输出缓冲器，且包含第2反相器、及分别并联地连接于所述第2反相器的电源电压供给端子的多个第2晶体管，所述多个第2晶体管根据所述第2信号运行；第1输出控制电路，经由多条第1信号线而与所述多个第1预驱动器连接，能够根据将所述第2信号转换所得的第3信号，选择所述多条第1信号线的至少1条；第2输出控制电路，经由多条第2信号线而与所述多个第2预驱动器连接，能够根据将所述第1信号转换所得的第4信号，选择所述多条第2信号线的至少1条；及第3输出控制电路，对所述第1及第2输出控制电路发送输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810088611.4/，转载请声明来源钻瓜专利网。
