[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种能够提高可靠性的半导体存储装置。实施方式，半导体存储装置包含：第1端子(30)；多个第1及第2输出缓冲器(50)及(51)；寄存器(41)；多个第1预驱动器(47)，包含根据第1信号(RONNOorg)而运行的多个第1晶体管(65)～(67)；多个第2预驱动器(48)，包含根据第2信号(RONPOorg)而运行的多个第2晶体管(71)～(73)；第1输出控制电路(44)，能够根据将第2信号(RONPOorg)转换所得的第3信号(RONPO_OCD)，选择多个第1预驱动器(47)；第2输出控制电路(45)，能够根据将第1信号(RONNOorg)转换所得的第4信号(RONNO_OCD)，选择多个第2预驱动器(48)；以及第3输出控制电路(43)。

[相关申请案]

本申请享有以日本专利申请2017-178830号(申请日：2017年9月19日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体存储装置。

背景技术

作为半导体存储装置，已知有NAND型闪存。

发明内容

实施方式提供一种能够提高可靠性的半导体存储装置。

实施方式的半导体存储装置包含：第1端子，对外部设备输出信号；多个第1输出缓冲器及多个第2输出缓冲器，连接于第1端子；寄存器，保存与多个第2输出缓冲器对应的第1信号、及与多个第1输出缓冲器对应的第2信号；多个第1预驱动器，分别连接于多个第1输出缓冲器，且包含第1反相器、及分别并联地连接于第1反相器的接地电压供给端子的多个第1晶体管，多个第1晶体管根据第1信号运行；多个第2预驱动器，分别连接于多个第2输出缓冲器，且包含第2反相器、及分别并联地连接于第2反相器的电源电压供给端子的多个第2晶体管，多个第2晶体管根据第2信号运行；第1输出控制电路，经由多条第1信号线而与多个第1预驱动器连接，能够根据将第2信号转换所得的第3信号，选择多条第1信号线的至少1条；第2输出控制电路，经由多条第2信号线而与多个第2预驱动器连接，能够根据将第1信号转换所得的第4信号，选择多条第2信号线的至少1条；及第3输出控制电路，对第1及第2输出控制电路发送输出信号。

附图说明

图1是具备第1实施方式的半导体存储装置的存储系统的框图。

图2是第1实施方式的半导体存储装置的框图。

图3是表示第1实施方式的半导体存储装置中的输入输出垫群与输入输出电路的连接的框图。

图4是第1实施方式的半导体存储装置所具备的输出电路的框图。

图5是第1实施方式的半导体存储装置所具备的P预驱动器的电路图。

图6是第1实施方式的半导体存储装置所具备的N预驱动器的电路图。

图7是表示第1实施方式的半导体存储装置所具备的输出电路中的运行的一例的图。

图8是第1实施方式的半导体存储装置中的制品出货前的测试步骤中使用测试用晶体管运算Ron信息时的流程图。

图9是表示预驱动器的驱动能力与信号DQS及BDQS的输出的关系的示例图。

图10是第2实施方式的半导体存储装置所具备的输出电路的框图。

图11是在第3实施方式的半导体存储装置中的制品出货前的测试步骤中，使用输出缓冲器的晶体管运算Ron信息时的流程图。

具体实施方式

以下，参照附图对实施方式进行说明。此外，在以下说明中，对于具有相同功能及构成的构成要素，标注共通的参照符号。