[发明专利]在端子降低表面电场区域中具有端子沟槽的功率晶体管有效
| 申请号： | 201810088573.2 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN108400166B | 公开（公告）日： | 2023-07-21 |
| 发明（设计）人： | 河原秀明;C·B·科措恩;赛特拉曼·西达尔;西蒙·约翰·莫洛伊;铃木惠 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/10 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种装置(100)包含形成于衬底(302)上的晶体管。所述晶体管包含n型漏极接触层(312)、n型漏极层(314)、氧化物层(332)、p型主体区域(324)、p型端子区域(322)、主体沟槽(110)及端子沟槽(122)。所述n型漏极接触层在所述衬底的底部表面(306)附近。所述n型漏极层定位于所述n型漏极接触层上。所述氧化物层外接晶体管区域(102)。所述p型主体区域定位于所述晶体管区域内。所述p型端子区域从所述氧化物层下方延伸到所述晶体管区域的边缘，借此与所述p型主体区域形成连续的结。所述主体沟槽在所述晶体管区域内且与所述p型主体区域交插，然而所述端子沟槽在所述晶体管区域外侧且与所述p型端子区域交插。 | ||
| 搜索关键词： | 端子 降低 表面 场区 域中 具有 沟槽 功率 晶体管 | ||
【主权项】：
1.一种装置，其包括：半导体衬底，其具有界定晶体管区域及侧向环绕所述晶体管区域的外围区域的顶部表面；经n掺杂层，其在所述顶部表面下方；第一沟槽，其在所述晶体管区域内，所述第一沟槽从所述顶部表面延伸且部分地穿透所述经n掺杂层；第二沟槽，其在所述外围区域内，所述第二沟槽与所述第一沟槽共同延伸；第一经p掺杂区域，其邻近于所述顶部表面且邻接所述第一沟槽；及第二经p掺杂区域，其邻近于所述顶部表面且邻接所述第一沟槽及所述第二沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810088573.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
