[发明专利]在端子降低表面电场区域中具有端子沟槽的功率晶体管

说明书

一种装置(100)包含形成于衬底(302)上的晶体管。所述晶体管包含n型漏极接触层(312)、n型漏极层(314)、氧化物层(332)、p型主体区域(324)、p型端子区域(322)、主体沟槽(110)及端子沟槽(122)。所述n型漏极接触层在所述衬底的底部表面(306)附近。所述n型漏极层定位于所述n型漏极接触层上。所述氧化物层外接晶体管区域(102)。所述p型主体区域定位于所述晶体管区域内。所述p型端子区域从所述氧化物层下方延伸到所述晶体管区域的边缘，借此与所述p型主体区域形成连续的结。所述主体沟槽在所述晶体管区域内且与所述p型主体区域交插，然而所述端子沟槽在所述晶体管区域外侧且与所述p型端子区域交插。

技术领域

背景技术

具有高电压能力的电路具有广泛工业应用，所述工业应用包含供在汽车中使用的功率管理系统。这些电路包含以高电压范围(例如，高于100V)操作的功率晶体管(例如，高电压晶体管)且还可包含以低得多的电压范围(例如，1v到5V)操作的低电压晶体管。为保护低电压晶体管免受高电压操作影响，功率晶体管可采用一或多个隔离方案。举例来说，一个隔离方案涉及在功率晶体管周围形成隔离结构。所述隔离结构可在环绕功率晶体管的晶体管区域的外围区域中包含一或多个端子沟槽。在高电压操作期间，外围区域与晶体管区域之间的结V可经历升高的电场强度，借此导致击穿电压的减少。且在某些情形中，经减少击穿电压可导致从晶体管区域的低电平电流泄漏。

发明内容

本发明描述与制造可处置高电压操作(例如，高于500V)的半导体装置有关的系统及技术。所述半导体装置可为独立离散组件或作为集成电路的一部分而并入。所述半导体装置采用隔离方案来保护低电压晶体管免受高电压操作影响。所揭示隔离方案允许高电压晶体管以高电压范围操作同时减少晶体管区域与环绕且隔离所述晶体管区域的端子区域之间的电压应力。有利地，所揭示隔离方案提供低成本且高性能解决方案以减轻所述半导体装置的结击穿及电流泄漏。

附图说明

图1展示根据本发明的方面的晶体管装置的局部俯视图。

图2A展示根据本发明的方面的晶体管装置的隅角区域的局部俯视图。

图2B展示根据本发明的另一方面的晶体管装置的隅角区域的局部俯视图。

图3展示根据本发明的方面的晶体管装置的外围区域与晶体管区域之间的结的横截面视图。

图4A到4C展示根据本发明的方面的用于制造晶体管装置的方法的流程图。

图5A到5K展示根据本发明的方面的在制造工艺期间的晶体管装置的横截面视图。

在各图式中，相似参考符号指示相似元件。在附图及下文描述中陈述本发明的一或多个实施方案的细节。各图未按比例绘制且其仅为了图解说明本发明而提供。陈述特定细节、关系及方法以提供对本发明的理解。可从所述描述及图式且从权利要求书明了其它特征及优点。

具体实施方式

图1展示根据本发明的方面的晶体管装置100的局部俯视图。晶体管装置100可为在单个半导体裸片上制作的独立离散装置。或者，晶体管装置100可并入到在单个集成电路裸片上制作的一或多个电路。

晶体管装置100形成于衬底(例如，图3中的302)上，所述衬底具有界定晶体管区域102及外围区域104的顶部表面(例如，图3中的304)。一般来说，晶体管区域102 为功率晶体管的有源组件所定位的地方，然而外围区域104用作晶体管区域102的端子区域且提供与晶体管区域102的绝缘。在一个实施方案中，举例来说，外围区域104侧向环绕晶体管区域102。