[发明专利]在端子降低表面电场区域中具有端子沟槽的功率晶体管

权利要求书

1.一种半导体装置，其包括：

半导体衬底，其具有顶表面和底表面，所述顶表面包括第一区域及侧向环绕所述第一区域的第二区域；

经掺杂层，其在所述顶表面与所述底表面之间，所述经掺杂层具有第一导电类型；

第一沟槽，其在所述第一区域内，所述第一沟槽从所述顶表面延伸且部分地穿透所述经掺杂层；

第二沟槽，其在所述第二区域内，所述第二沟槽从所述表面延伸且部分地穿透所述经掺杂层；

第一经掺杂区域，其邻近于所述顶表面、在所述经掺杂层上面且介接所述第一沟槽，所述第一经掺杂区域具有第二导电类型；及

第二经掺杂区域，其邻近于所述顶表面、在所述经掺杂层上面且介接所述第一沟槽及所述第二沟槽，所述第二经掺杂区域具有所述第二导电类型。

2.根据权利要求1所述的半导体装置，其中：

所述第一经掺杂区域具有从所述顶表面延伸的第一深度；且

所述第二经掺杂区域具有从所述顶表面延伸且大于所述第一深度的第二深度。

3.根据权利要求1所述的半导体装置，其中：

所述第一经掺杂区域具有第一掺杂浓度；且

所述第二经掺杂区域具有低于所述第一掺杂浓度的第二掺杂浓度。

4.根据权利要求1所述的半导体装置，其中所述第二经掺杂区域夹置在所述第一经掺杂区域与所述第二沟槽之间。

5.根据权利要求1所述的半导体装置，其中所述第二经掺杂区域侧向环绕所述第一区域。

6.根据权利要求1所述的半导体装置，其中所述第二经掺杂区域侧向环绕所述第二沟槽。

7.根据权利要求1所述的半导体装置，其进一步包括：

第三经掺杂区域，其定位在所述第一经掺杂区域内且介接所述第一沟槽，所述第三经掺杂区域具有所述第一导电类型。

8.根据权利要求1所述的半导体装置，其进一步包括：

第四经掺杂区域，其在所述第一经掺杂区域及所述第二区域外侧，所述第四经掺杂区域定位在所述顶表面下面且在所述经掺杂层上面，所述第四经掺杂区域具有所述第一导电类型。

9.根据权利要求1所述的半导体装置，其进一步包括：

氧化物层，其在所述第二沟槽上面且划定所述第二区域的边界，其中所述第一经掺杂区域在所述边界周围终止且所述第二经掺杂区域延伸跨越所述边界。

10.根据权利要求1所述的半导体装置，其中所述第二沟槽包含：

纵向沟槽，其平行于所述第一沟槽；及

横向沟槽，其垂直于所述第一沟槽，所述横向沟槽与所述纵向沟槽分开，且所述横向沟槽沿着所述第二区域的隅角与所述纵向沟槽交错。

11.一种晶体管，其包括：

漏极接触层，其具有第一导电类型；

漏极层，其在所述漏极接触层上，并具有所述第一导电类型；

氧化物层，其在所述漏极层上面且外接第一区域；

主体区域，其在所述第一区域内且接近所述漏极层的顶部部分，所述主体区域具有第二导电类型；

端子区域，其具有所述第二导电类型，从所述氧化物层下方朝向所述漏极层水平地延伸到所述第一区域的边缘，且与所述主体区域形成连续的结；

主体沟槽，其在所述第一区域内且与所述主体区域交插；及

端子沟槽，其在所述第一区域外侧且与所述端子区域交插。

12.根据权利要求11所述的晶体管，其中：

所述主体区域具有从所述顶部部分延伸的第一深度；且

所述端子区域具有从所述顶部部分延伸且大于所述第一深度的第二深度。

13.根据权利要求11所述的晶体管，其中：

所述主体区域具有第一掺杂浓度；且

所述端子区域具有低于所述第一掺杂浓度的第二掺杂浓度。