[发明专利]用于片矩阵乘法和累加的系统、方法和装置在审
| 申请号： | 201780086978.6 | 申请日： | 2017-07-01 |
| 公开（公告）号： | CN110312992A | 公开（公告）日： | 2019-10-08 |
| 发明（设计）人： | R·凡伦天;Z·斯波伯;M·J·查尼;B·L·托尔;R·拉波波特;S·什沃茨曼;D·鲍姆;I·亚诺弗;E·乌尔德-阿迈德-瓦尔;M·阿德尔曼;J·考博尔;Y·戈比尔;S·卢巴诺维奇 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中详述的实施例涉及矩阵操作。具体而言，讨论了矩阵(片)乘法累加和负版本矩阵(片)乘法累加。例如，在一些实施例中，详述了：解码电路，用于对指令解码，该指令具有用于操作码、第一源矩阵操作数的标识符、第二源矩阵操作数的标识符、以及源/目的地矩阵操作数的标识符的字段；以及执行电路，用于执行经解码的指令以：将所标识的第一源矩阵操作数乘以所标识的第二源矩阵操作数；将乘法的结果加到所标识的源/目的地矩阵操作数；以及将加法的结果存储在所标识的源/目的地矩阵操作数中并将所标识的源/目的地矩阵操作数的未配置列归零。 | ||
| 搜索关键词： | 操作数 矩阵 源矩阵 标识符 乘法 累加 指令 方法和装置 解码 结果存储 解码电路 矩阵操作 矩阵乘法 指令解码 操作码 累加和 归零 字段 加法 电路 配置 | ||
【主权项】：
1.一种处理器，包括：解码电路，用于对指令解码，所述指令具有用于操作码、第一源矩阵操作数的标识符、第二源矩阵操作数的标识符、以及源/目的地矩阵操作数的标识符的字段；以及执行电路，用于执行经解码的指令以：将所标识的第一源矩阵操作数乘以所标识的第二源矩阵操作数；将乘法的结果加到所标识的源/目的地矩阵操作数；以及将加法的结果存储在所述所标识的源/目的地矩阵操作数中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780086978.6/，转载请声明来源钻瓜专利网。
- 上一篇：信息处理装置
- 下一篇：数据处理装置中的向量逐元素操作
