[发明专利]可变延迟电路在审
| 申请号： | 201780084550.8 | 申请日： | 2017-01-24 |
| 公开（公告）号： | CN110235366A | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | 慕丰浩 | 申请（专利权）人： | 瑞典爱立信有限公司 |
| 主分类号： | H03K5/134 | 分类号： | H03K5/134;H03K3/356 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 穆童 |
| 地址： | 瑞典斯*** | 国省代码： | 瑞典;SE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种可通过锁存电路及利用一个或多个可通过锁存电路构造的可变延迟链。可通过锁存电路包括动态锁存器，所述动态锁存器包括第一P型晶体管(MPI)、第一N型晶体管(MNI)、第二P型晶体管(MPD)、第二N型晶体管(MND)和时钟输入电路装置。可通过锁存电路还包括控制开关(120)，所述控制开关(120)连接在所述第二P型晶体管的栅极和所述第二N型晶体管的栅极之间。所述控制开关具有接通状态和关断状态，并且所述可通过锁存电路配置为通过控制所述控制开关的状态来具有不同的延迟。 | ||
| 搜索关键词： | 锁存电路 动态锁存器 可变延迟电路 时钟输入电路 锁存电路配置 可变延迟链 关断状态 接通状态 延迟 | ||
【主权项】：
1.一种可通过锁存电路(100，300)PL包括：动态锁存器，所述动态锁存器包括第一P型晶体管(MPI)、第一N型晶体管(MNI)、第二P型晶体管(MPD)、第二N型晶体管(MND)和时钟输入电路装置(110)；其中所述第一P型晶体管(MPI)的源极和第二P型晶体管(MPD)的源极连接至第一电压(Vd)，所述第一N型晶体管(MNI)的源极和第二N型晶体管(MND)的源极连接至第二电压(Gnd)，所述第一P型晶体管(MPI)的栅极和所述第一N型晶体管(MNI)的栅极连接至数据输入(D)，所述第二P型晶体管的漏极和所述第二N型晶体管的漏极连接至数据输出(Q)，所述第一P型晶体管(MPI)的漏极连接至所述第二P型晶体管(MPD)的栅极，所述第一N型晶体管(MN1)的漏极连接至所述第二N型晶体管(MND)的栅极；以及所述时钟输入电路装置(110)连接在所述第二P型晶体管的栅极和所述第二N型晶体管的栅极之间，使得：所述时钟输入电路装置的第一节点(111)连接至所述第一P型晶体管(MPI)的漏极和所述第二P型晶体管(MPD)的栅极，所述时钟输入电路装置的第二节点(112)连接至所述第一N型晶体管(MNI)的漏极和所述第二N型晶体管(MND)的栅极；其特征在于，所述可通过锁存电路还包括：控制开关(120)，所述控制开关(120)连接在所述第二P型晶体管(MPD)的栅极和所述第二N型晶体管(MND)的栅极之间，并且其中，所述控制开关具有接通状态和关断状态，并且所述可通过锁存电路配置为通过控制所述控制开关的状态来具有不同的延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞典爱立信有限公司，未经瑞典爱立信有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780084550.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 可变延迟电路-201780084550.8
- 慕丰浩 - 瑞典爱立信有限公司
- 2017-01-24 - 2019-09-13 - H03K5/134
- 公开了一种可通过锁存电路及利用一个或多个可通过锁存电路构造的可变延迟链。可通过锁存电路包括动态锁存器，所述动态锁存器包括第一P型晶体管(MPI)、第一N型晶体管(MNI)、第二P型晶体管(MPD)、第二N型晶体管(MND)和时钟输入电路装置。可通过锁存电路还包括控制开关(120)，所述控制开关(120)连接在所述第二P型晶体管的栅极和所述第二N型晶体管的栅极之间。所述控制开关具有接通状态和关断状态，并且所述可通过锁存电路配置为通过控制所述控制开关的状态来具有不同的延迟。
- 可重构的延迟电路及使用该延迟电路的延迟监测电路、偏差校正电路、偏差测定方法和偏差校正方法-201480043962.3
- 小野寺秀俊;伊斯拉姆·A.K.M·曼弗祖 - 国立研究开发法人科学技术振兴机构
- 2014-07-29 - 2018-09-25 - H03K5/134
- 延迟电路(10)包含第一反转电路和第二反转电路，所述第一反转电路包含上拉电路(2)和下拉电路(3)，所述第二反转电路包含上拉电路(4)和下拉电路(5)。延迟电路还包含：第一通道晶体管(6)，其在电源电位和输出节点之间与第一反转电路的上拉电路串联连接；第二通道晶体管(7)，其在接地电位和输出节点(Out)之间与第一反转电路的下拉电路(2)串联连接；第三通道晶体管(8)，其串联插入到输入节点(In)和第二反转电路的上拉电路之间；以及第四通道晶体管(9)，其串联连接于输入节点和第二反转电路的下拉电路之间。延迟电路的延迟特性能够通过在第一至第四通道晶体管的栅极上施加的控制信号(C1～C4)的组合来改变。
- 专利分类
