[发明专利]表决电路和自校正锁存器有效
| 申请号： | 201780049910.0 | 申请日： | 2017-07-18 |
| 公开（公告）号： | CN109565276B | 公开（公告）日： | 2022-12-16 |
| 发明（设计）人： | C·M·阮;R·I·傅 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003;H03K19/23 |
| 代理公司： | 北京市君合律师事务所 11517 | 代理人： | 毛健;杜小锋 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 所公开的表决电路包括上拉电路(110)，其被连接到输出节点(126)和正电源电压(122)。下拉电路(112)被连接到输出节点(126)和地(124)，以及输出节点(126)被耦接以接收第一双稳态电路(104)的真实输出。上拉电路(110)响应于来自处于第一状态的第二(106)和第三(108)双稳态电路的互补输出信号，将输出节点(126)拉到正电源电压，以及下拉电路(112)响应于来自处于第二状态的第二(106)和第三(108)双稳态电路的互补输出信号，将输出节点(126)拉到地(124)，其中第二状态与第一状态相反。 | ||
| 搜索关键词： | 表决 电路 校正 锁存器 | ||
【主权项】：
1.一种表决电路，其特征在于，所述表决电路包括：上拉电路，所述上拉电路被连接到输出节点和正电源电压；下拉电路，所述下拉电路被连接到所述输出节点和地；所述输出节点被耦接以接收第一双稳态电路的真实输出；所述上拉电路被配置和被安排成，响应于来自处于第一状态的第二和第三双稳态电路的互补输出信号，将所述输出节点拉到所述正电源电压；以及所述下拉电路被配置和被安排成，响应于来自处于第二状态的所述第二和第三双稳态电路的互补输出信号，将所述输出节点拉到地，其中所述第二状态与所述第一状态相反。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780049910.0/，转载请声明来源钻瓜专利网。
- 上一篇：配电系统和方法
- 下一篇：接收差分信号的接收器、包括接收器的IC以及显示装置
