[发明专利]表决电路和自校正锁存器

说明书

所公开的表决电路包括上拉电路(110)，其被连接到输出节点(126)和正电源电压(122)。下拉电路(112)被连接到输出节点(126)和地(124)，以及输出节点(126)被耦接以接收第一双稳态电路(104)的真实输出。上拉电路(110)响应于来自处于第一状态的第二(106)和第三(108)双稳态电路的互补输出信号，将输出节点(126)拉到正电源电压，以及下拉电路(112)响应于来自处于第二状态的第二(106)和第三(108)双稳态电路的互补输出信号，将输出节点(126)拉到地(124)，其中第二状态与第一状态相反。

技术领域

本公开大体涉及在三模冗余(TMR:Triple Modular Redundancy)电路中使用的表决电路。

背景技术

可编程集成电路(IC)，例如现场可编程门阵列(FPGA)，是能够实现各种数字逻辑操作的用户可配置的IC。FPGA包括可编程逻辑电路，例如，以行和列排列的可配置的逻辑块(CLB)、围绕CLB的输入/输出块(IOB)、以及在CLB的行和列之间延伸的可编程互连线。CLB、IOB和互连线被配置为根据被存储在可编程IC的配置存储器单元中的配置数据来实现特定的设计。

可编程IC的多功能性在诸如需要高可用性、高可靠性或功能安全性那样的应用中是有利的，其中远程重新配置优于物理替换。然而，随着装置几何形状的收缩，大气辐射可能在双稳态电路中引起错误，这被称为单粒子翻转(SEU:Single Event Upset)。当单个重离子撞击硅基片时，离子通过产生自由电子空穴对而丢失能量，导致在局部区域中的致密的电离轨道，并生成可能翻转电路的电流脉冲。SEU也可能由α粒子引起。当中子撞击硅基片时生成α粒子。α粒子穿过基片，并在有限的硅体积内产生电荷簇。α粒子可以从高能中子或从已失去足够的动能以与操作环境处于热平衡的中子产生。α粒子也可以通过含有少量放射性污染物的半导体封装的衰变产生。

在可编程IC中，SEU可能存在于用于配置可编程逻辑电路的配置存储器单元。另外或替换地，SEU可能通过改变包括在由可编程逻辑电路实现的用户电路设计中的双稳态电路(例如，触发器或锁存器)的值而引起错误。由SEU在配置存储器中引起的错误可以被称为“配置翻转”，以及在用户电路设计的双稳态电路中引起的错误可以被称为逻辑翻转。

通过实现电路的三个冗余实例连同表决电路，以确保在其中一个冗余实例中发生逻辑或配置翻转时输出正确的值，从而可以减轻由SEU引起的配置和逻辑翻转。具有电路的三个冗余实例和表决电路的电路被称为实现“三模冗余”(TMR)。

发明内容

所公开的表决电路包括上拉电路和下拉电路，上拉电路被连接到输出节点和正电源电压，下拉电路被连接到所述输出节点和地。所述输出节点被耦接以接收第一双稳态电路的真实输出。所述上拉电路被配置和被安排成，响应于来自处于第一状态的第二和第三双稳态电路的互补输出信号，将所述输出节点拉到所述正电源电压；以及所述下拉电路被配置和被安排成，响应于来自处于第二状态的所述第二和第三双稳态电路的互补输出信号，将所述输出节点拉到地，其中第二状态与第一状态相反。

可选地，所述表决电路可包括传输门，其被连接在所述第一双稳态电路的真实输出与所述输出节点之间。

可选地，所述表决电路可包括控制电路，其被耦接到所述传输门的控制栅极，以及被配置和被安排成将所述输出节点与所述第一双稳态电路的真实输出连接和断开。

可选地，所述上拉电路可包括第一类型的晶体管，以及下拉电路可包括与第一类型不同的第二类型的晶体管。

可选地，所述第一类型可以是PMOS，以及所述第二类型可以是NMOS。

可选地，第一、第二、和第三双稳态电路可以是可编程IC的配置存储单元。