[发明专利]用于以有保证的完成将数据取出到所指示的高速缓存层级的处理器、方法、系统和指令在审
| 申请号： | 201780021196.4 | 申请日： | 2017-03-02 |
| 公开（公告）号： | CN108885586A | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | J·A·科尔曼;P·C·阿雷拉诺;G·德朗 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/0811 | 分类号： | G06F12/0811;G06F12/0862;G06F9/50 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 黄嵩泉;张欣 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个方面的处理器包括处于多个不同高速缓存层级的多个高速缓存。该处理器还包括用于对取出指令解码的解码单元。该取出指令用于指示存储器位置的地址信息，并且该取出指令用于指示多个不同的高速缓存层级中的高速缓存层级。处理器还包括与解码单元耦合并且与处于所指示的高速缓存层级的高速缓存耦合的高速缓存控制器。该高速缓存控制器用于响应于取出指令而将与存储器位置相关联的数据存储在高速缓存中，其中，从架构上保证该取出指令将被完成。公开了其他处理器、方法、系统以及存储指令的机器可读存储介质。 | ||
| 搜索关键词： | 高速缓存 处理器 层级 取出 指令 高速缓存控制器 解码单元 机器可读存储介质 存储器位置 指示存储器 存储指令 地址信息 数据存储 指令解码 耦合 耦合的 架构 保证 关联 响应 | ||
【主权项】：
1.一种处理器，包括：多个高速缓存，处于多个不同的高速缓存层级；解码单元，用于对取出指令解码，所述取出指令用于指示存储器位置的地址信息，并且所述取出指令用于指示所述多个不同的高速缓存层级中的高速缓存层级；以及高速缓存控制器，与所述解码单元耦合，并且与处于所指示的高速缓存层级的高速缓存耦合，所述高速缓存控制器用于响应于所述取出指令而将与所述存储器位置相关联的数据存储在所述高速缓存中，其中，所述取出指令从架构上保证将被完成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780021196.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 无序高速缓存返回-201780075517.9
- 丹尼尔·施奈德;法坦赫·加霍德拉特 - 超威半导体公司
- 2017-11-21 - 2019-07-19 - G06F12/0811
- 公开了用于允许无序高速缓存访问返回的技术。若干高速缓存访问类型中的每一者存在返回排序队列，并且所述返回排序队列按进行未完成的高速缓存访问的次序存储那些访问。当针对特定类型的高速缓存访问请求在所述类型的所述返回排序队列的头部处并且所述高速缓存访问可用于返回到进行所述访问的波前时，所述高速缓存系统将所述高速缓存访问返回到所述波前。因此，高速缓存访问可以相对于不同类型的高速缓存访问无序返回。允许无序返回可以有助于改进延时，例如在相对低延时访问类型(例如，读)是在相对高延时访问类型(例如，纹理采样器操作)之后发出的情况下。
- 用于以有保证的完成将数据取出到所指示的高速缓存层级的处理器、方法、系统和指令-201780021196.4
- J·A·科尔曼;P·C·阿雷拉诺;G·德朗 - 英特尔公司
- 2017-03-02 - 2018-11-23 - G06F12/0811
- 一个方面的处理器包括处于多个不同高速缓存层级的多个高速缓存。该处理器还包括用于对取出指令解码的解码单元。该取出指令用于指示存储器位置的地址信息，并且该取出指令用于指示多个不同的高速缓存层级中的高速缓存层级。处理器还包括与解码单元耦合并且与处于所指示的高速缓存层级的高速缓存耦合的高速缓存控制器。该高速缓存控制器用于响应于取出指令而将与存储器位置相关联的数据存储在高速缓存中，其中，从架构上保证该取出指令将被完成。公开了其他处理器、方法、系统以及存储指令的机器可读存储介质。
- 混合高速缓存-201680073767.4
- 加百利尔·H·罗 - 超威半导体公司
- 2016-09-20 - 2018-08-21 - G06F12/0811
- 用于实现混合高速缓存的系统、装置以及方法。一种处理器可以包括混合L2/L3高速缓存，其允许所述处理器动态调整所述L2高速缓存的大小和所述L3高速缓存的大小。在一些实施方案中，所述处理器可以是多核处理器，并且可以存在划分为L2逻辑高速缓存和L3逻辑高速缓存以供核心使用的单个高速缓存。在一个实施方案中，所述处理器可以跟踪所述L2逻辑高速缓存和所述L3逻辑高速缓存的高速缓存命中率，并且基于所述高速缓存命中率调整所述L2逻辑高速缓存和所述L3逻辑高速缓存的大小。在另一个实施方案中，所述处理器可以基于所述处理器当前正在执行的应用程序调整所述L2逻辑高速缓存和所述L3逻辑高速缓存的大小。
- 专利分类
