[发明专利]印刷电路板的制造方法有效

专利信息
申请号: 201780006592.X 申请日: 2017-02-15
公开(公告)号: CN108464062B 公开(公告)日: 2020-10-27
发明(设计)人: 松田光由;高梨哲聪;饭田浩人;吉川和广;加藤翼;金子智一 申请(专利权)人: 三井金属矿业株式会社
主分类号: H05K3/46 分类号: H05K3/46;H05K1/09
代理公司: 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人: 刘新宇;李茂家
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供:在不另行需要追加的蚀刻工序的情况下、通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。该制造方法包括如下工序:使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序;在表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层,得到带积层布线层的层叠体的工序;和,利用蚀刻液将表面铜层和蚀刻牺牲层、或表面铜层、蚀刻牺牲层和追加铜层去除,使第一布线层露出,由此得到包含积层布线层的印刷电路板的工序。蚀刻牺牲层的蚀刻速率高于Cu。
搜索关键词: 印刷 电路板 制造 方法
【主权项】:
1.一种印刷电路板的制造方法,其包括如下工序:使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序;在所述表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层,得到带积层布线层的层叠体的工序;和,利用蚀刻液将所述表面铜层和所述蚀刻牺牲层、或所述表面铜层、所述蚀刻牺牲层和所述追加铜层去除,使所述第一布线层露出,由此得到包含所述积层布线层的印刷电路板的工序,所述蚀刻牺牲层的蚀刻速率高于Cu。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三井金属矿业株式会社,未经三井金属矿业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780006592.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top