[发明专利]半导体集成电路有效

专利信息
申请号: 201711425966.X 申请日: 2011-07-15
公开(公告)号: CN107947763B 公开(公告)日: 2021-12-28
发明(设计)人: 小山润 申请(专利权)人: 株式会社半导体能源研究所
主分类号: H03K3/012 分类号: H03K3/012;G11C5/14;G11C8/04;H01L21/8258;H01L27/06;H01L27/088;H01L27/12;H01L29/04;H01L29/786;H03K3/037;H03K19/00
代理公司: 中国贸促会专利商标事务所有限公司 11038 代理人: 边海梅
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及半导体集成电路。降低半导体集成电路的耗电量,并降低半导体集成电路中的工作延迟。包括在存储电路中的多个时序电路分别包括:晶体管,该晶体管的沟道形成区使用氧化物半导体形成;以及电容器,该电容器的一个电极电连接到当所述晶体管截止时成为浮动状态的节点。通过将氧化物半导体用于晶体管的沟道形成区,可以实现断态电流(泄漏电流)极小的晶体管。因此,通过在不向存储电路供应电源电压的期间中使该晶体管截止,可以将该期间中的与电容器的一个电极电连接的节点的电位保持为恒定或大致恒定。结果,可以实现上述目的。
搜索关键词: 半导体 集成电路
【主权项】:
一种半导体装置,包括:时序电路,包括:第一晶体管,包括第一端子、第二端子和栅极,其中所述第一晶体管包括包含铟、锌和氧的第一半导体层;电容器;以及逻辑门,包括电连接到所述第一晶体管的所述第一端子和所述电容器的输入端子,其中当所述第一晶体管处于截止状态时所述输入端子被配置为处于浮动状态。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711425966.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top