[发明专利]浮栅型闪存的制作方法及浮栅型闪存在审
申请号: | 201711276785.5 | 申请日: | 2017-12-06 |
公开(公告)号: | CN107863298A | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | 罗清威;李赟;周俊 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/788 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 屈蘅,李时云 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及浮栅型闪存的制作方法及浮栅型闪存,其中浮栅型闪存的制作方法包括形成第一多晶硅层以用于形成浮栅,在第一多晶硅层上方形成垫氧化层和阻挡层并形成贯穿二者的开口,该开口部分覆盖用于形成堆叠栅极的浮栅区,氧化该开口暴露的第一多晶硅层,从而使得浮栅区的第一多晶硅层表面形成凹坑,在去除阻挡层、垫氧化层以及表面氧化层之后,在第一多晶硅层上形成极间介质层和用于形成控制上的第二多晶硅层,最终在浮栅区形成堆叠栅极,该堆叠栅极中,控制栅和浮栅的堆叠面具有高度起伏的结构,从而可以增加控制栅和浮栅的耦合面积,提高控制栅到浮栅的耦合效率。本发明另外提供了上述具有高度起伏堆叠面的浮栅型闪存。 | ||
搜索关键词: | 浮栅型 闪存 制作方法 | ||
【主权项】:
一种浮栅型闪存的制作方法,其特征在于,包括:提供基底,所述基底上包括浮栅区;在所述基底上依次叠加形成隧穿氧化层、第一多晶硅层、垫氧化层和阻挡层;刻蚀所述阻挡层和所述垫氧化层,形成贯穿所述阻挡层和所述垫氧化层的开口,所述开口部分覆盖所述浮栅区;氧化所述开口下方的所述第一多晶硅层,在所述开口内形成表面氧化层;以及去除剩余的所述阻挡层、所述垫氧化层以及所述表面氧化层,在所述第一多晶硅层表面形成了凹坑,所述凹坑部分覆盖所述浮栅区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711276785.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造