[发明专利]一种FPGA实现卷积层的设计方法在审
| 申请号： | 201711240484.7 | 申请日： | 2017-11-30 |
| 公开（公告）号： | CN107944548A | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | 许昌平;吴琦;肖潇;龚纯斌 | 申请（专利权）人： | 睿视智觉（深圳）算法技术有限公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518000 广东省深圳市罗*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种FPGA实现卷积层的设计方法，在图像矩阵中依次提取矩阵m×m的数据，利用matrix_mxm模块将矩阵m×m的数据与滤波核为m×m的数据计算卷积和，一幅图像数据的卷积和由多个matrix_mxm模块构成，完成一幅图像的特征提取。此种设计方法可极大地提升内部计算速率和效率，从而缩短计算时间，提升效能。 | ||
| 搜索关键词： | 一种 fpga 实现 卷积 设计 方法 | ||
【主权项】：
一种FPGA实现卷积层的设计方法，其特征在于：在图像矩阵中依次提取矩阵m×m的数据，利用matrix_mxm模块将矩阵m×m的数据与滤波核为m×m的数据计算卷积和，一幅图像数据的卷积和由多个matrix_mxm模块构成，完成一幅图像的特征提取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于睿视智觉（深圳）算法技术有限公司，未经睿视智觉（深圳）算法技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711240484.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于RNN的结构时变可靠性评估方法
- 下一篇：基于人工智能的数据分析方法
