[发明专利]芯片封装方法及封装结构在审
| 申请号： | 201711230600.7 | 申请日： | 2017-11-29 |
| 公开（公告）号： | CN108231607A | 公开（公告）日： | 2018-06-29 |
| 发明（设计）人： | 周辉星 | 申请（专利权）人： | PEP创新私人有限公司 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56;H01L23/31 |
| 代理公司： | 北京智信四方知识产权代理有限公司 11519 | 代理人： | 宋海龙 |
| 地址： | 新加坡加*** | 国省代码： | 新加坡;SG |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种芯片封装方法及封装结构。所述芯片封装方法包括：将至少一个待封装芯片贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；形成密封层，所述密封层至少包裹在所述至少一个待封装芯片的四周；形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述密封层；剥离所述载板，露出所述至少一个待封装芯片的正面；在所述至少一个待封装芯片的正面通过再布线工艺完成封装。通过将待封装芯片的正面贴装于载板上，并利用密封层将待封装芯片固定在载板的预定位置上，使得后续工艺中待封装芯片的位置不易发生移动。 | ||
| 搜索关键词： | 封装芯片 密封层 芯片封装 载板 封装结构 包封层 贴装 发生移动 后续工艺 预定位置 再布线 包封 朝上 封装 背面 剥离 覆盖 | ||
【主权项】：
1.一种芯片封装方法，包括：将至少一个待封装芯片贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；形成密封层，所述密封层至少包裹在所述至少一个待封装芯片的四周；形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述密封层；剥离所述载板，露出所述至少一个待封装芯片的正面；在所述至少一个待封装芯片的正面通过再布线工艺完成封装。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于PEP创新私人有限公司，未经PEP创新私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711230600.7/，转载请声明来源钻瓜专利网。
- 上一篇：芯片封装方法及封装结构
- 下一篇：半导体封装体和用于制造半导体封装体的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
