[发明专利]HDP工艺成膜方法在审
| 申请号： | 201711178376.1 | 申请日： | 2017-11-23 |
| 公开（公告）号： | CN108054078A | 公开（公告）日： | 2018-05-18 |
| 发明（设计）人： | 钟飞;韩晓刚;陈建维 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/762 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东新区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种HDP工艺成膜方法，HDP工艺同时包括介质层淀积工艺和介质层刻蚀工艺，在采用所述HDP工艺进行成膜的过程中，采用如下步骤对所述HDP工艺进行设置：将HDP工艺的介质层淀积工艺和介质层刻蚀工艺分布拆分为多个，每一个介质层淀积工艺和一个对应的介质层刻蚀工艺组成一组；每一组的介质层淀积工艺的参数当前薄膜层的形貌进行设置；每一组的所述介质层刻蚀工艺的参数根据当前薄膜层的形貌进行设置。本发明能实现沟槽良好填充和填充速率的平衡，能提高工艺参数调节的窗口范围。 | ||
| 搜索关键词： | hdp 工艺 方法 | ||
【主权项】：
1.一种HDP工艺成膜方法，其特征在于：HDP工艺同时包括介质层淀积工艺和介质层刻蚀工艺，在采用所述HDP工艺进行成膜的过程中，采用如下步骤对所述HDP工艺进行设置：将所述HDP工艺的介质层淀积工艺和介质层刻蚀工艺分布拆分为多个，每一个所述介质层淀积工艺和一个对应的所述介质层刻蚀工艺组成一组，通过多组所述介质层淀积工艺和所述介质层刻蚀工艺组成所述HDP工艺；每一组的所述介质层淀积工艺的参数根据薄膜层的当前形貌进行设置，在满足在当前薄膜层的形貌上进行成膜的基础上增加对应组的所述介质层淀积工艺的淀积速率；每一组的所述介质层刻蚀工艺的参数根据薄膜层的当前形貌进行设置，每一组的所述介质层刻蚀工艺完成后要求保证下一组的所述介质层淀积工艺能进行正常的淀积。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711178376.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
