[发明专利]HDP工艺成膜方法

说明书

本发明公开了一种HDP工艺成膜方法，HDP工艺同时包括介质层淀积工艺和介质层刻蚀工艺，在采用所述HDP工艺进行成膜的过程中，采用如下步骤对所述HDP工艺进行设置：将HDP工艺的介质层淀积工艺和介质层刻蚀工艺分布拆分为多个，每一个介质层淀积工艺和一个对应的介质层刻蚀工艺组成一组；每一组的介质层淀积工艺的参数当前薄膜层的形貌进行设置；每一组的所述介质层刻蚀工艺的参数根据当前薄膜层的形貌进行设置。本发明能实现沟槽良好填充和填充速率的平衡，能提高工艺参数调节的窗口范围。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种HDP工艺成膜方法。

背景技术

半导体制造工艺过程中，大量的形成浅沟槽隔离(STI)或层间膜(ILD)的工艺中需要使用高密度等离子体(HDP)工艺，由HDP工艺同时具有淀积和刻蚀的能力所以具有良好的沟槽填充(gapfill)能力。STI工艺中主要是在STI的浅沟槽形成之后，采用HDP淀积氧化层实现将浅沟槽完全填充从而形成STI结构。ILD工艺中也存在在凹槽结构，采用HDP淀积氧化层实现对ILD的凹槽填充从而实现ILD工艺。

在半导体集成电路生产设备中，HDP工艺是在HDP设备上完成的且是自动运行，所以，在HDP设备上设置有和HDP实际工艺相对应的程序，如图1所示，是现有HDP工艺成膜方法的程序的结构图；从图1所示的程序结构来分析实际的HDP工艺可以看出，HDP工艺包括：

标记101对应的衬垫层(liner)形成工艺。

之后进行标记102a对应的介质层淀积(Dep step)工艺。

再进行标记102b对应的介质层刻蚀(Etch step)工艺。

最后进行标记103对应的覆盖层(Cap layer)形成工艺。

图1对应的HDP工艺中标记102a和102b可以交替进行多次，但是各次循环中的Depstep和Etch step的工艺参数都相同。而实际上在采用HDP工艺填充沟槽形貌时，随着填充的过程不断变化，沟槽的形貌也会不断变化，而现有的HDP工艺的Dep step和Etch step的无法跟随HDP工艺过程中对应器件结构的形貌变化，使得对Dep step和Etch step的参数调整无法同时兼顾对沟槽实现良好填充以及实现对沟槽的高速率的填充。而且，在对HDP工艺进行实际维护过程中，对Dep step和Etch step的工艺参数的调整会要考虑很多问题，工艺参数调节窗口小。

发明内容

本发明所要解决的技术问题是提供一种HDP工艺成膜方法，能实现沟槽良好填充和填充速率的平衡，能提高工艺参数调节的窗口范围。

为解决上述技术问题，本发明提供的HDP工艺成膜方法的HDP工艺同时包括介质层淀积工艺和介质层刻蚀工艺，在采用所述HDP工艺进行成膜的过程中，采用如下步骤对所述HDP工艺进行设置：

将所述HDP工艺的介质层淀积工艺和介质层刻蚀工艺分布拆分为多个，每一个所述介质层淀积工艺和一个对应的所述介质层刻蚀工艺组成一组，通过多组所述介质层淀积工艺和所述介质层刻蚀工艺组成所述HDP工艺。

每一组的所述介质层淀积工艺的参数根据薄膜层的当前形貌进行设置，在满足在当前薄膜层的形貌上进行成膜的基础上增加对应组的所述介质层淀积工艺的淀积速率。

每一组的所述介质层刻蚀工艺的参数根据薄膜层的当前形貌进行设置，每一组的所述介质层刻蚀工艺完成后要求保证下一组的所述介质层淀积工艺能进行正常的淀积。

进一步的改进是，每一组的所述介质层刻蚀工艺的参数在满足对当前薄膜层的形貌进行刻蚀后能实现下一组的所述介质层淀积工艺能进行正常的淀积的条件下，减少对应组的所述介质层刻蚀工艺的刻蚀量，以提高成膜速率。