[发明专利]利用经掩码的全寄存器访问实现部分寄存器访问的处理器、方法和系统

摘要

公开利用经掩码的全寄存器访问实现部分寄存器访问的处理器、方法和系统。一种方法包括接收打包数据指令，该指令指示第一较窄的源打包数据操作数和较窄的目的地操作数。将该指令映射到经掩码的打包数据操作，该经掩码的打包数据操作指示比第一较窄的源操作数宽且包括第一较窄的源操作数的第一较宽的源打包数据操作数，且指示比较窄的目的地操作数宽且包括较窄的目的地操作数的较宽的目的地操作数。生成打包数据操作掩码，其包括用于由经掩码的打包数据操作存储的打包数据结果的每个对应结果数据元素的掩码元素。与由经掩码的操作存储的、本来不会由打包数据指令存储的结果数据元素对应的所有掩码元素将被掩码掉。利用打包数据操作掩码执行经掩码的操作。将打包数据结果存储在较宽的目的地操作数中。

主权项

一种处理器，包括：多个打包数据寄存器；多个掩码寄存器；解码单元，用于解码打包数据指令，所述打包数据指令用于指示第一较窄的源打包数据操作数和第二较窄的源打包数据操作数；以及执行单元，与所述解码单元耦合，与所述多个打包数据寄存器耦合，并且与所述多个掩码寄存器耦合，所述执行单元用于利用第一较宽的源打包数据操作数、第二较宽的源打包数据操作数和掩码操作数将打包数据指令执行为经掩码的打包数据操作，所述第一较宽的源打包数据操作数具有与所述第一较窄的源打包数据操作数的每个数据元素不同的对应数据元素以及多个附加数据元素,所述第二较宽的源打包数据操作数具有与所述第二较窄的源打包数据操作数的每个数据元素不同的对应数据元素以及多个附加数据元素,所述掩码操作数包括与所述第一和第二较宽的源打包数据操作数的每个对应的数据元素对不同的对应掩码元素，其中所述掩码操作数的对应于包括所述第一较宽的源打包数据操作数的所述多个附加数据元素的所述第一和第二较宽的源打包数据操作数的数据元素对的所有掩码元素会被掩码掉。