[发明专利]基于基板的扇出型晶圆级封装在审
| 申请号： | 201711096970.6 | 申请日： | 2017-11-09 |
| 公开（公告）号： | CN108063094A | 公开（公告）日： | 2018-05-22 |
| 发明（设计）人： | 陈金恒;齐昌华;王贵宏 | 申请（专利权）人： | 宇芯(马)有限公司 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56;H01L21/60;H01L23/31 |
| 代理公司： | 北京华睿卓成知识产权代理事务所(普通合伙) 11436 | 代理人： | 程淼 |
| 地址： | 新加坡#0*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了基于基板的扇出型晶圆级封装的制造方法和装置。所述方法包括提供基板，施加第一光致抗蚀剂图案，沉积铜或铜合金，施加第二光致抗蚀剂图案，通过沉积铜或铜合金层形成芯片连接部位支柱，以及通过倒装片结合连接半导体器件。所述连接包括在半导体器件与基板之间形成多个互连凸块以及在所述半导体器件与所述基板之间形成空间。所述方法还包括包封所述半导体器件，薄化所述基板的第二面，在所述第二面上施加球栅阵列图案并用铜蚀刻所述第二面，施加阻焊层，连接多个球滴，以及将单元切单颗分离。 | ||
| 搜索关键词： | 基于 扇出型晶圆级 封装 | ||
【主权项】：
1.制造基于基板的扇出型晶圆级封装的方法，其特征在于：提供基板(10)；施加第一光致抗蚀剂图案(12)；；在所述第一光致抗蚀剂图案(12)上沉积铜或铜合金(13)；施加第二光致抗蚀剂图案(24)；通过在所述第二光致抗蚀剂图案(24)上沉积铜或铜合金(13)层来形成芯片连接部位支柱(26)；通过倒装片结合连接半导体器件(28)，所述连接包括：在所述半导体器件(28)与芯片连接部位(26)之间形成多个互连凸块(29)；和在所述半导体器件(28)与所述基板(10)之间形成空间(31)；用保护层(11)包封所述半导体器件(28)；薄化所述基板的第二面，所述薄化包括包括铜蚀刻及薄化；在所述第二面(32)上施加球栅阵列图案(34)；用铜(13)蚀刻所述第二面(32)；施加阻焊层(36)；连接多个球滴(38)；和将单元(40)切单颗分离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于宇芯(马)有限公司，未经宇芯(马)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711096970.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
