[发明专利]存储器电路、多端口存储器电路及其操作方法有效
| 申请号： | 201711022636.6 | 申请日： | 2017-10-27 |
| 公开（公告）号： | CN108121616B | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | 萨曼·M·I·阿扎姆;拉曼·沙利特-亚兹迪;吕士濂 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C29/04;G11C29/42 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电路包括被配置为存储数据单元和奇偶校验位的存储器，所述奇偶校验位基于与存储的数据单元相关联的写入地址。地址端口被配置为接收用于所述存储的数据单元的读取地址。解码电路被配置为从所述读取地址和所述奇偶校验位生成解码写入地址，以及错误检测电路被配置为基于所述解码写入地址和所述读取地址的比较确定是否存在地址错误。本发明还提供了存储器地址保护电路及方法。 | ||
| 搜索关键词： | 存储器 电路 多端 及其 操作方法 | ||
【主权项】：
一种存储器电路，包括：存储器，被配置为存储数据单元和奇偶校验位，所述奇偶校验位基于与存储的数据单元相关联的写入地址；地址端口，被配置为接收用于所述存储的数据单元的读取地址；第一解码电路，被配置为从所述读取地址和所述奇偶校验位生成解码写入地址；以及错误检测电路，被配置为基于所述解码写入地址和所述读取地址的比较来确定地址错误是否存在。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711022636.6/，转载请声明来源钻瓜专利网。
