[发明专利]降低导通压降的MOSFET结构及其制备方法在审
| 申请号： | 201710997747.2 | 申请日： | 2017-10-24 |
| 公开（公告）号： | CN107731900A | 公开（公告）日： | 2018-02-23 |
| 发明（设计）人： | 徐承福;朱阳军 | 申请（专利权）人： | 贵州芯长征科技有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/78;H01L21/336 |
| 代理公司： | 苏州国诚专利代理有限公司32293 | 代理人： | 韩凤 |
| 地址： | 550081 贵州省贵阳市观山湖*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种MOSFET结构及其制备方法，尤其是一种降低导通压降的MOSFET结构及其制备方法，属于半导体器件的技术领域。第一导电类型漂移层内设置元胞沟槽，在第二导电类型基区的下方设置第一导电类型掺杂层，第二导电类型基区、第一导电类型掺杂层均与元胞沟槽的侧壁接触，第一导电类型掺杂层位于元胞沟槽槽底的上方，利用所述第一导电类型掺杂层能增大电子扩散，避免电流集中，降低导通压降，与现有工艺兼容，安全可靠。 | ||
| 搜索关键词： | 降低 导通压降 mosfet 结构 及其 制备 方法 | ||
【主权项】：
一种能降低导通压降的MOSFET结构，包括至少一个晶体管单元，所述晶体管单元包括第一导电类型衬底以及位于所述第一导电类型衬底上方的第一导电类型漂移层；在所述第一导电类型漂移层内设置元胞沟槽，元胞沟槽内设置沟槽栅结构；在元胞沟槽侧壁外上方设有第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源区；其特征是：在所述第二导电类型基区的正下方设置第一导电类型掺杂层，所述第一导电类型掺杂层的位于第一导电类型漂移层内并与元胞沟槽的侧壁接触，第一导电类型掺杂层位于元胞沟槽槽底的上方且第一导电类型掺杂层与第二导电类型基区接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州芯长征科技有限公司，未经贵州芯长征科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710997747.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于电力电子换流装置的高漏感差模电抗器
- 下一篇：一种磁路拓扑集成磁体
- 同类专利
- 专利分类
