[发明专利]一种双沟槽的带浮空区的低导通电阻碳化硅MOSFET器件与制备方法有效
申请号: | 201710781880.4 | 申请日: | 2017-09-02 |
公开(公告)号: | CN107658214B | 公开(公告)日: | 2019-05-07 |
发明(设计)人: | 张安平;田凯;祁金伟;杨明超;陈家玉;王旭辉;曾翔君;李留成 | 申请(专利权)人: | 西安交通大学 |
主分类号: | H01L21/04 | 分类号: | H01L21/04;H01L21/336;H01L29/06;H01L29/78 |
代理公司: | 西安智大知识产权代理事务所 61215 | 代理人: | 段俊涛 |
地址: | 710048*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种双沟槽的带浮空区的低导通电阻碳化硅MOSFET器件与制备方法,包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型沟槽区、多晶硅、栅极、槽栅介质、第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区、第一导电类型衬底和漏极。本发明所述第二导电类型栅氧保护区下移,引入的空间电荷区对电子的阻碍减小,因此器件的导通电阻减小;第二导电类型浮空区在漂移区中引入新的电场峰,同时对器件栅氧电场起到屏蔽作用,因此提升器件击穿电压;重掺杂第二导电类型沟槽区有效屏蔽栅氧电场,保护栅氧。 | ||
搜索关键词: | 一种 沟槽 带浮空区 通电 碳化硅 mosfet 器件 制备 方法 | ||
【主权项】:
1.一种双沟槽的带浮空区的低导通电阻碳化硅MOSFET器件,包括:第二导电类型多晶硅栅极(6);设置在第二导电类型多晶硅栅极(6)上方的第一导电类型多晶硅栅极(5);包裹第二导电类型多晶硅栅极(6)的槽栅介质(7);设置在槽栅介质(7)两侧的对称结构的源极(1);设置在源极(1)底部的第一导电类型源接触区(2)、第二导电类型基区(3)和重掺杂第二导电类型沟槽区(4);自上而下依次设置在槽栅介质(7)下方的第一导电类型漂移区(10)、第一导电类型衬底(11)以及漏极(12);其特征在于,所述第一导电类型漂移区(10)设置有第二导电类型栅氧保护区(9),所述第二导电类型栅氧保护区(9)两侧设有第二导电类型浮空区(8)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安交通大学,未经西安交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710781880.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种碳化硅功率器件终端及其制作方法
- 下一篇:一种碳化硅器件及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造