[发明专利]一种3D NAND存储器件及其制造方法有效
申请号: | 201710773927.2 | 申请日: | 2017-08-31 |
公开(公告)号: | CN107564915B | 公开(公告)日: | 2018-11-16 |
发明(设计)人: | 陈子琪;吴关平 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11578 | 分类号: | H01L27/11578 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 党丽;王宝筠 |
地址: | 430074 湖北省武汉市东湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种3D NAND存储器件及其制造方法,通过刻蚀衬底形成凸柱阵列,在凸柱周围形成了包围下部的底层牺牲层,底层牺牲层之上进一步形成绝缘层和牺牲层交替层叠的堆叠层,在堆叠层中形成的沟道孔位于凸柱之上,沟道孔中用于形成与凸柱连接的存储层,该凸柱作为沟道孔中存储层底部的源线选通管的沟道区,在底层牺牲层被置换为金属层之后,金属层作为栅极、凸柱作为沟道区,最终形成源线选通管器件。该方法中,通过刻蚀衬底形成源线选通管的沟道区,减少了制造工艺中的热需求,减少对外围电路中的器件形成造成影响,同时,源线选通管的沟道区保持衬底的晶格结构,为高质量的沟道区,提高源线选通管器件的性能。 | ||
搜索关键词: | 一种 dnand 存储 器件 及其 制造 方法 | ||
【主权项】:
1.一种3D NAND存储器件的制造方法,其特征在于,包括:提供衬底;刻蚀所述衬底,以形成具有凸柱阵列的凹陷区;在凸柱及凹陷区表面上形成栅介质层;在凹陷区的栅介质层上形成包围凸柱的底层牺牲层,所述底层牺牲层低于所述凸柱;在所述底层牺牲层及凸柱之上形成绝缘层和牺牲层交替层叠的堆叠层;刻蚀所述堆叠层,在对应于凸柱的区域上形成沟道孔,所述凸柱为源线选通管的沟道区,所述沟道孔用于形成与凸柱连接的存储层;在所述沟道孔中形成存储层,存储层包括沟道孔侧壁上的电荷捕获层、电荷捕获层及凸柱上的沟道层、以及沟道层间的绝缘填充层;将堆叠层中的牺牲层以及底层牺牲层置换为金属层;其中,刻蚀所述衬底形成凸柱阵列和刻蚀所述堆叠层形成沟道孔的步骤中,采用相同的掩膜版。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710773927.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的