[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201710722884.5 申请日: 2017-08-22
公开(公告)号: CN107833891B 公开(公告)日: 2022-01-07
发明(设计)人: 吴伟成;连瑞宗 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/11568 分类号: H01L27/11568;H01L27/11573
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 在一种制造包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路的半导体器件的方法中,在存储单元区域和外围区域中的衬底上方形成掩模层。在外围区域上方形成抗蚀剂掩模。通过使用抗蚀剂掩模作为蚀刻掩模,图案化存储单元区域中的掩模层。在存储单元区域中蚀刻衬底。在蚀刻衬底之后,形成存储单元区域中的存储单元结构和用于逻辑电路的栅极结构。形成介电层以覆盖存储单元结构和栅极结构。在介电层上执行平坦化工艺。在平坦化操作期间平坦化存储单元结构的上部部分。本发明的实施例还涉及一种半导体器件。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
一种制造半导体器件的方法,所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路,所述方法包括:在所述存储单元区域和所述外围区域中的衬底上方形成掩模层;在所述外围区域上方形成抗蚀剂掩模;通过使用所述抗蚀剂掩模作为蚀刻掩模,在所述存储单元区域中图案化所述掩模层;蚀刻所述存储单元区域中的衬底;在蚀刻所述衬底之后,在所述存储单元区域中形成存储单元结构和形成用于所述逻辑电路的栅极结构;在所述存储单元结构和所述栅极结构上方形成介电层;以及在所述介电层上执行平坦化操作,其中,在所述平坦化操作期间,平坦化所述存储单元结构的上部部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710722884.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top